КАТЕГОРИЯ:


Астрономия- (809) Биология- (7483) Биотехнологии- (1457) Военное дело- (14632) Высокие технологии- (1363) География- (913) Геология- (1438) Государство- (451) Демография- (1065) Дом- (47672) Журналистика и СМИ- (912) Изобретательство- (14524) Иностранные языки- (4268) Информатика- (17799) Искусство- (1338) История- (13644) Компьютеры- (11121) Косметика- (55) Кулинария- (373) Культура- (8427) Лингвистика- (374) Литература- (1642) Маркетинг- (23702) Математика- (16968) Машиностроение- (1700) Медицина- (12668) Менеджмент- (24684) Механика- (15423) Науковедение- (506) Образование- (11852) Охрана труда- (3308) Педагогика- (5571) Полиграфия- (1312) Политика- (7869) Право- (5454) Приборостроение- (1369) Программирование- (2801) Производство- (97182) Промышленность- (8706) Психология- (18388) Религия- (3217) Связь- (10668) Сельское хозяйство- (299) Социология- (6455) Спорт- (42831) Строительство- (4793) Торговля- (5050) Транспорт- (2929) Туризм- (1568) Физика- (3942) Философия- (17015) Финансы- (26596) Химия- (22929) Экология- (12095) Экономика- (9961) Электроника- (8441) Электротехника- (4623) Энергетика- (12629) Юриспруденция- (1492) Ядерная техника- (1748) Arhitektura- (3434) Astronomiya- (809) Biologiya- (7483) Biotehnologii- (1457) Военни бизнесмен (14632) Висока technologies- (1363) Geografiya- (913) Geologiya- (1438) на държавата (451) Demografiya- ( 1065) Къща- (47672) журналистика и смирен (912) Izobretatelstvo- (14524) външен >(4268) Informatika- (17799) Iskusstvo- (1338) историята е (13644) Компютри- (11,121) Kosmetika- (55) Kulinariya- (373) културата е (8427) Lingvistika- (374) Literatura- (1642) маркетинг-(23702) математиците на (16968) Механична инженерно (1700) медицина-(12668) Management- (24684) Mehanika- (15423) Naukovedenie- (506) образователна (11852) truda- сигурност (3308) Pedagogika- (5571) Poligrafiya- (1312) Politika- (7869) Лево- (5454) Priborostroenie- (1369) Programmirovanie- (2801) производствено (97 182 ) индустрия- (8706) Psihologiya- (18388) Religiya- (3217) Svyaz (10668) Agriculture- (299) Sotsiologiya- (6455) на (42831) спортист строително (4793) Torgovlya- (5050) транспорт ( 2929) Turizm- (1568) физик (3942) Filosofiya- (17015) Finansy- (26596) химия (22929) Ekologiya- (12095) Ekonomika- (9961) Electronics- (8441) Elektrotehnika- (4623) Мощност инженерно ( 12629) Yurisprudentsiya- (1492) ядрена technics- (1748)

Modern памет

SDRAM: Определение

SDRAM означава S ynchronous D инамична R andom ДОСТЪП M Emory - синхронна динамична памет с произволен достъп. Нека се спрем на всеки един от тези определения. Терминът "синхрон" обикновено се разбира като строги контролни сигнали колче и операция на временен склад диаграмите на честотата на системната шина. Най-общо казано, в момента на първоначалното значение на понятието за синхронност става малко произволно. Първо, честотата на шината на паметта може да се различава от честотата на системната шина (като пример, има "асинхронни» DDR SDRAM режим относително дългогодишен памет на AMD K7 платформа чипсети на VIA KT333 / 400, в който честотата на шината на процесора система и автобус памет могат да бъдат свързани като 133/166 или 166/200 MHz). Второ, сега има една система, в която понятието "система автобус" става под условие - това е за клас AMD Athlon 64 платформи с интегриран контролер на паметта в процесора. Честота "шинна система" (което означава в този случай не HyperTransport шина за обмен на данни с периферията, и пряко "гума" часовник) в тези платформи е опорната честота, която процесор умножава с предварително определен фактор за получаване на естествената честота. Този контролер на паметта винаги работи на същата честота като честотата на процесора и автобус памет се определя от разделител, който може да бъде различен от оригиналния честота множител "системната шина." Например, DDR-333 Режим на AMD Athlon 64 3200 ще съответства на "шината система" мултиплициращ честота 10 (процесор и памет контролер честотата на 2000 MHz на) и честота на паметта делител на 12 (честота автобус памет е 166.7 MHz). По този начин, в рамките на "синхронна операция» SDRAM трябва сега разбирам стриктното време автомати S х интервали изпращат команди и съответните интерфейси на данни от устройството с памет до честотата на шината на паметта (с други думи, всички операции в RAM са направени стриктно по интерфейса часовник памет на предния / парче ). Така например, изпращане на команди и четене / писане на данни може да се извърши при всеки цикъл на шината на паметта (при нарастващ фронт - "фронт" синхронизация; в случай на предаване DDR / DDR2 данни се извършва както в "фронт" и на падащ фронт - "парче" часовник), но не и на произволни интервали от време (както това е направено в асинхронен DRAM).

Терминът "динамичен" паметта, DRAM, се прилага за всички видове памет, като се започне с най-старата, "конвенционални" асинхронно динамично паметта и завършва с модерен DDR2. Този термин е въведен, за разлика от понятието "статичен" памет (на SRAM) и означава, че съдържанието на всяка клетка памет трябва да се актуализират периодично (особено с оглед на нейната структура, продиктувано от икономически съображения). В същото време, статична памет, характеризираща се с по-сложни и по-скъпи клетъчна структура и се използва като кеш памет в процесора (и по-рано - и дъното), без цикли регенериране от се основава на не капацитет (динамичен компонент) и спусък (статичен компонент).



И накрая, ние трябва да споменем и "памет с произволен достъп» - оперативна памет, RAM. По традиция, тази концепция се противопоставя на паметта на устройствата само за четене »- памет само за четене, ROM. Опозицията обаче не е съвсем вярно, защото от него може да се заключи, че паметта на тип ROM не е оперативна памет. Това е погрешно, тъй като достъпът до ROM устройства могат да се извършват на случаен принцип, а не строго последователен ред. И в действителност, името на «RAM» първоначално контрастира с по-ранните видове памет, в която операциите за четене / запис могат да се извършват само в последователен ред. В тази връзка, по-правилно целта и принципа на работа на паметта отразява съкращението «RWM» на (четене и запис в паметта), който, обаче, е много по-рядко. Имайте предвид, че RAM и съкращения руски език ROM - RAM (памет с произволен достъп) и ROM (памет само за четене), съответно, такова объркване не е присъщо.

Чипове SDRAM: Физическа организация и принцип на работа

Общият принцип на организацията и функционирането на динамични чипове памет (DRAM) е почти един и същ за всички видове него - като оригиналния асинхронни, синхронни и модерен. Изключение е може би, че екзотични опции, обаче, са съществували преди появата на SDRAM, като Direct Rambus DRAM (DRDRAM). DRAM памет масив може да се счита като матрица (двумерен масив) на елемента (строго казано, този термин се отнася до логическото ниво на организация на чипове памет), всеки от които съдържа един или повече физически места (в зависимост от конфигурацията на чипа) може да съдържа елементарна единица информация - един бит информация. Клетките са комбинация от един транзистор (ключ) и кондензатор (памет клетки). Достъп до елементите на матрицата чрез декодери ред адрес и колона адрес, които се контролират от сигналите RAS # (ред за избор на сигнала - Row Access Strobe) и CAS # (колона сигнал избор - Колона Access Strobe).

От съображения за минимизиране на размера на чипа на опаковки, редове и колони адреси се предават по един и същ адрес линии чип - с други думи, говорим за мултиплексиране редове и колони адреси (посочените по-горе различия в общите принципи на DRDRAM чипове от "нормалното" синхронен / асинхронен DRAM се появяват по-специално, има - в този вид памет чипове на редове и колони се предават по различни физически интерфейси). Например, 22-битов пълен адрес на клетката може да бъде разделена на две 11-битови адреси (редове и колони), които са последователно (след определен период от време, виж. "Memory Времена" раздел) за преодоляване на линии на чиповете с памет. Едновременно с втората част на адрес (колона адреса) на по една команда и SDRAM чипове адрес интерфейс с съответната команда (чете или записва данни). А редове и колони адреси чип памет се съхраняват временно в буфера (фиксатор) адреса на ред и колона адрес, съответно.

Важно е да се отбележи, че с динамичен матричен паметта на свързан специален статично буфер, по-нататък "ниво усилвател» (SenseAmp), чийто размер е равен на размера на една линия, необходима за операциите за четене и възстановяване на данни, съдържащи се в клетките на паметта. Тъй като последните са физически кондензатори изпълняват всеки чете операция, ниво на мощност е необходима за възстановяване на данните, съхранявани в клетката, след приключване на цикъла на достъп (за повече ниво участието на усилвателя в данните чете цикъл на чипове памет, обсъдени по-долу).

Освен това, тъй като кондензатори в крайна сметка губят заряда си (независимо дали отчетените операции), за да се предотврати загуба на данни е необходимо периодично да се актуализира съдържанието на клетките. В съвременните видове памет, които поддържат автоматични режими на регенериране (в "събуждане" състояние) и самостоятелно регенериране (в държавата "сън"), обикновено е задача на администратора на опресняване, която се намира директно в чипа памет.

Кратко описание на клетката памет в общия случай може да бъде представен, както следва:

1. В адресния ред на чипа с памет се доставят ред адрес. Наред с това, сигнал RAS #, който съхранява адреса в буфер (фиксатор) адресни линии.

2. След стабилизиране RAS # сигнал, декодер ред адрес избира желаната линия, и съдържанието му се преместват в нивото на мощност (в този случай държавата логика на линия масив е обърнат).

3. На чип линия Колона адрес адрес на паметта е, хранени с фураж CAS # сигнал, който поставя на адреса в буфер (фиксатор) колонни адреси.

4. CAS # сигнал също така служи като изходни данни сигнал, като го стабилизира усилвателя изпраща избраното ниво (съответстващи на адрес колона) данни към изходния буфер.

5. сигнали CAS # и RAS # последователно деактивира, което ви позволява да поднови цикъл за достъп (за период от време мина, по време на които данните на нивото на усилвателя обратно в масив от низове от клетки, възстановяване предишното си логика състояние).

Такава е истинската схема на достъп до клетката DRAM в първоначалната си версия, изпълнена още преди / асинхронни видове памет първи чип FPM (Fast Page Mode) DRAM. Въпреки това, не е трудно да се види, че тази процедура не е оптимално. И наистина, ако искаме да се чете съдържанието на не една, а няколко клетки, разположени в един ред, които се различават само по адрес колоната, но не на адреса на низа, след това не е необходимо да представят всеки път, RAS # сигнал с адреса на същия ред (т.е. да изпълнява стъпки 1-2). Вместо това, задръжте достатъчно RAS # сигнал активна за определен период от време, съответстващ на, например, четири последователни четене цикъла (стъпки 3-4, последвани от деактивиране CAS #), и след това го дезактивират RAS # сигнал. Че такава схема се прилага в асинхронен тип памет FPM DRAM и по-късно EDO (Enhanced Data Output) DRAM. Последният забележителното за предварително емисия адрес на следващата колона, за да получите по-малки тайминги в четене.

Modern чипове SDRAM схема достъп до паметта изглежда подобни клетки. Освен това, във връзка с обсъждането на закъснения при достъпа до паметта (тайминги на паметта), ние ще разгледаме това по-подробно.

Чипове SDRAM: Логическа организация

В същото време, нека разгледаме организацията на SDRAM чипове памет на логическо ниво. Както бе споменато по-горе, DRAM чип, в действителност, е двумерен масив (матрица) от елементи, състоящи се от един или повече физически елементарни клетки. Очевидно е, че основната характеристика на този масив е капацитет, изразени в брой битове на информация, която е в състояние да побере. Често можете да намерите на понятието "256 Mbps", "512 Mbps" памет чипове - ние говорим точно за тази опция. Въпреки това, този капацитет може да бъде най-различни начини - ние сега не говорим за броя на редовете и колоните, но измерение, или "капацитета" на отделните елементи. Последното е пряко свързана с броя на линия за данни, т.е. ширина на външните чипове за трансфер на данни с паметта (но не непременно с коефициент на пропорционалност в устройството, ще видим по-долу, когато се разглежда разликите между паметта на DDR и DDR2 SDRAM от SDRAM «нормално"). Data Bus Ширина чипове ранния паметта е само 1 бит в момента, най-често срещаните 4-, 8- и 16- (най-малко - 32) чипове малко памет. Така чип памет 512 Mbps могат да бъдат получени, например, от 128M (134 217 728) 4-битови елементи, 64M (67 108 864) 8-битови елементи, или 32M (33 554 432) 16-битови елементи - съответстваща конфигурация съхранява а «128Mx4», «64Mx8» и «32Mx16». Първият от тези числа се нарича дълбочина на чипове памет (неизмерими), а вторият - ширината (изразена в битове).

Съществената отличителната черта на SDRAM чипове от DRAM чипове ранните видове е за разделяне на масива в множество логически банки с данни (най-малко - 2 - обикновено 4). Не бъркайте това понятие с концепцията за "физическа банка" (известен също като "Ranque" (ранг) памет), специфични за модула, но не чипа памет - това ще бъде обсъдено по-нататък. Сега ние само имайте предвид, че външната шина данни на всеки логически банка (за разлика от физическото, който е съставен от множество чипове памет, за да "запълни" автобуса на администратор на лични данни в паметта) се характеризира с една и съща малко дълбочина (широчина) като размер на малко (ширина) на вериги от данни на външна шина памет като цяло (x4, x8 или x16). С други думи, логическата отделяне на чипове масив на банките на нивото на броя на елементите в масива, но не битови елементи. По този начин, по-горе примери от реалния свят на логическата организация на чипа 512-Mbit в своя "дял" на 4-те банки могат да бъдат записани като 32Mx4x4 Bank, 16Mx8x4 8Mx16x4 Bank и Bank съответно. Въпреки това, по-често на етикета на чипове памет (или неговото декодиране в техническата документация) има конфигурация "пълно" капацитет, с изключение на нейното разделяне на отделни логически банки, докато подробно описание на чипове на фирмата (броят на банките, на редове и колони, ширината автобус чуждестранна банка данни) могат да бъдат намерени само в подробна техническа документация за този тип SDRAM чипове.

Разделяне на банките масив SDRAM памет е въведена, главно от съображения за производителност (по-точно, за да сведе до минимум системни тайминги - това е, забавят пристигането на данните в системата). В най-простите и все пак достатъчно начин, можем да кажем, че след изпълнението на всяка операция, с линията на паметта, след деактивиране на RAS # сигнал, това отнема време, за да изпълни своята "акция". И предимството на "multibank" чип SDRAM е, че можете да получите достъп до линията на една банка, докато друга банка ред е на "презареждат". Можете да поставите данните в паметта и организира достъпа до тях по начин, който ще продължи да поискат данни от втората банка има "podzaryazhennogo" и е готов за работа. В този момент, това е съвсем естествено, "презареждане" на първата банка, и така нататък. Този достъп схема памет се нарича "достъп разслоени банки» (Bank Interleave).

SDRAM модули: Организация

Основните параметри на логическата организация на чипове памет - капацитет, дълбочина и ширина може да бъде удължен до модули памет SDRAM. Идеята на капацитета (или обем) на модула е очевидна - това е максималното количество информация, че модулът е в състояние да се настанят. Теоретично, тя може да се изрази в бита, но стандартната "потребител" характеристика на модула с памет е неговия обем (капацитет), изразена в байтове - или по-скоро, като се има предвид настоящото ниво на капацитета на паметта - в Mega и дори гигабайта.

Ширината на модула - това малко на своя автобус данни интерфейс, който съответства на автобуса администратор на лични данни битова памет и за всички съвременни видове SDRAM контролер на паметта (SDR, DDR и DDR2) е 64 бита. По този начин, всички текущи модули се характеризират с ширината на трансфер на данни интерфейс «64» на. Как тогава да съответства успешно с 64-битова шина широка администратор на лични данни с памет (64-битов интерфейс модул памет), когато типичната ширина на външен трансфер на данни на чипове памет обикновено е само на 4, 8 или 16-битов? Отговорът е много прост - за трансфер на данни интерфейс модул се прави прости последователни "сливат" външни данни модулите памет индивидуален гума чип. Това "пълнеж" на паметта автобуса на администратор на лични данни, се нарича изготвяне физическа памет банка. Така, за получаването на физически банка 64-битов модул SDRAM памет е необходима и достатъчна наличност от 16 чипове Х4, х8 8 чипове (това е най-популярния вариант) или 4 x16 чипове.

Останалите вариант - дълбочината на модула е характеристика на капацитет (капацитет) модул памет, изразена като се изчислява броя на "думи" на определена ширина, както можете да се досетите, като просто се раздели на общия обем единица (изразена в битове) на ширината (битова външна шина за данни, също изразено в бита). Например, един типичен 512-MB модул памет SDR / DDR / DDR2 SDRAM има дълбочина, равна на 512 * 8 (бита / байт) / 64 бита = 64M. Съответно, ширината умножена по дълбочина дава пълен модул определя своя капацитет и организация, или геометрия, която в този случай се изписва като "64Mx64".

Връщайки се към физически бреговете на модула с памет, ние отбелязваме, че ако използвате достатъчно "широк» x8 или x16 чипове не се намесват и поставят повече от тях, съответстващ на не една, а две физически банки - 16 чипа x8 или x16 чипове 8. Така се прави разлика с един банкова (или "odnorankovye», с един ранг) и Dual-банка ( "dvuhrankovye», двойна ранг) модул. конфигурация с двойна банка памет най-често представени "16 чипове X8», където един от физически банки (първите 8 чипове), разположен на предната страна на модула, а вторият от тях (останалите 8 чипове) - в задната част. Наличието на повече от едно физическо банка в модула памет не може да се счита за определено предимство, тъй като могат да изискват повишена латентност команден интерфейс, които се обсъждат в съответния раздел.

модули памет: SPD чип

Още преди появата на първия тип на синхронна динамична памет с произволен достъп SDR SDRAM JEDEC стандарт предвижда, че всеки модул с памет трябва да има специализиран малък чип ROM чип, наречен "сериен откриване присъствие» (Serial Presence Detect, SPD). Эта микросхема содержит основную информацию о типе и конфигурации модуля, временных задержках (таймингах, см. следующий раздел), которых необходимо придерживаться при выполнении той или иной операции на уровне микросхем памяти, а также прочую информацию, включающую в себя код производителя модуля, его серийный номер, дату изготовления и т.п. Последняя ревизия стандарта SPD модулей памяти DDR2 также включает в себя данные о температурном режиме функционирования модулей, которая может использоваться, например, для поддержания оптимального температурного режима посредством управления синхронизацией (регулированием скважности импульсов синхросигнала) памяти (так называемый «троттлинг памяти», DRAM Throttle).

Постоянные запоминающие устройства (ПЗУ, ROM)

ПЗУ (ROM) содержат нестираемую и неизменяемую информацию. Понятие ROM является сокращением от Read Only Memory.

ПЗУ можно сравнить с книгой. Занесенная в нее информация является доступной в любое время. Однако невозможно заменить или изменить информацию. В ПЗУ сохраняют часто используемые сведения, например команды, программы и таблицы. По мере необходимости могут быть считаны отдельные ячейки таблицы.

Для организации ПЗУ применяют два типа запоминающих элементов. Запоминающие элементы первого типа должны всегда содержать значение 1. Запоминающие элементы второго типа должны всегда содержать значение 0.

Представление данных в памяти и организация памяти ПЗУ похожи на ОЗУ. Запоминающая матрица состоит из строк и столбцов. Отдельные ячейки памяти выбираются адресацией (рис. 12.29).

Рис 12.29. Схема 64 х 1 битового ПЗУ.

ПЗУ производятся чаще всего в TV-МОП-технике. Возможная степень интеграции велика, а энергопотребление незначительно. Как построен запоминающий элемент, который всегда содержит значение 1? Это можно сделать с помощью отсутствующего TV-МОП-транзистора. Запоминающий элемент, который всегда имеет значение 0, образуется TV-МОП-транзисто-ром (рис. 12.30).

7-адресные шины являются одновременно линиями данных. Если запоминающий элемент считывается, на Г-адресную шину прикладывается 1-сигнал.


Программируемое постоянное запоминающее устройство (ППЗУ, PROM)

Если выбранный запоминающий элемент является 0-элементом, то на линии данных действует 0-сигнал, транзистор открыт и связывает линию данных с землей.

Если выбранный запоминающий элемент является 1-элементом, то на линии данных действует 1-сигнал. На линии данных не может быть 0-сигнал, так как транзистор отсутствует.

Постоянные запоминающие устройства этого вида называются также масочными ПЗУ. Информация записывается при изготовлении. Покрытием (маскированием) на определенных участках предотвращается изготовление полевых транзисторов. Пользователь должен указать заранее, какая информация должна быть записана и соответственно где должны и где не должны быть размещены полевые транзисторы.

Изготовление ПЗУ является экономически обоснованным только при массовом производстве, так как для каждого информационного наполнения должна быть изготовлена соответствующая маска.

ваемое программатор. Программирование ППЗУ необратимо. В случае ошибки ППЗУ можно выбрасывать. Коррекция возможна только в редких случаях, если можно дополнительно прожечь оставшиеся соединения.

12.6. Перепрограммируемые постоянные запоминающие устройства

Стираемые и программируемые постоянные запоминающие устройства позволяют удалять введенную информацию и перепрограммировать ПЗУ.

Удаление и перепрограммирование может повторяться как угодно часто без повреждения модуля памяти.

Различают две группы перепрограммируемых постоянных запоминающих устройств. В одной группе информация удаляется ультрафиолетовым светом. Постоянные запоминающие устройства этой разновидности называются СППЗУ — стираемое программируемое постоянное запоминающее устройство (EPROM — Erasable Programmable Read Only Memory или REPROM — Re-programmable Read Only Memory).

Стираемые программируемые постоянные запоминающие устройства второй группы перепрограммируются электрическим н апряжением. Для них принято сокращение EEROM (Electrically Erasable Read Only Memory = электрически стираемые постоянные запоминающие устройства) и EAROM (Electrically Alterable Read Only Memory — электрически перепрограммируемые постоянные запоминающие устройства).

12.6.1. EPROM и REPROM

REPROM EPROM и леко се различават един от друг главно в производството на технологии. Те са идентични по конструкция и принцип на действие и следователно могат да се разглеждат заедно. EPROM (изтриваема програмируема памет само за четене) и REPROM-zapomi-елемент огромен капацитет за 1-во бита състои от транзисторите две полеви ефект се използват главно TV-MOS FETs. Структурата на типичен памет клетки е показана на Фиг. 12.33. Transistor T х е транзистор за вземане на проби, транзистор Т 2 - памет транзистора.

Портата на транзистора памет T 2 е заобиколен от материал с висока устойчивост. Той дойде до нищо прикрепен. Това се нарича плаващ порта (Eng. Плаващ-порта). В изтрити състоянието на плаващ порта не се изисква. транзистор Т 2 е заключена. Когато адресни линии Hee Ypomeschayut 5 V, след това се отваря T х транзистор. Въпреки това, транзистор Т2 е заключена, така че 7-шина, която също е шината за данни не може да бъде върнат към L = 0. 7 автобус остава 1. В изтрити EPROM памет и REPROM всички клетки на паметта имат съдържание на N = 1.

При въвеждане на данни, необходими елементи са препрограмирани до 0. Тя се казва, че програмираните "нула".

Елементът на паметта има съдържание на паметта 0 ако транзистора памет.

Ако елементът е адресирано с отворен транзистор памет T срещу т. Е. На X-автобус и 7 автобуса е 5V, на T х е също отвори. Тъй като автобус Z актове относно В, в автобуса Y е приключен до нивото на приблизително около B. Как да се гарантира, че транзистора памет е отворена? Необходимо е да се зарежда на затвора.

А плаващ порта / транзистор -MOP трябва да се зарежда положително по отношение на субстрата, формиране на р-провеждане на мост между източника (Source) и канализация (Drain).

Да разгледаме структурата на транзистор памет (фиг. 12,34). D между субстрата и относително високата приложеното напрежение (27 V). Тъй като плаващ порта и изолационен слой е много тънък, има много силно електрическо поле. Под влияние на силно поле, електроните се движат от плаващия портата към канала (срещу линиите на полето). изолационен слой преминава електроните се дължи на много висока якост електрическо поле. Може да се каже, че изолационен слой за кратко разбива. Всъщност, причината е тунелен ефект. Този процес се нарича Floating Gate - лавина-инжекция (на английски -. Avalanche зареждане на плаващ порта). MOS-FET се начислява върху този принцип се нарича прочут-транзистор.

Напрежение 27 V се нарича програмиране напрежение. След кратка продължителност на портата напрежение е заредена. Материалът, заобикаляща плаващ порта е висок импеданс. Elect-Reach-небе такса върху него се съхранява. На основата под плаващ порта настъпва I-проводим мост. БНТ nizkoomen между S и D.

Клетките EPROM памет (изтриваема програмируема памет само за четене) или REPROM програмирани след избора на свой ред HG адрес линии 7 (вж. Фиг. 12.33). Чрез Hee 7prikladyvayutsya извадка напрежение +5 V. Поради това, а T V Мощност 7 автобус за кратко се повишава до 27 V. Програмирането може да се повтори няколко пъти от съображения за надеждност. Според производителя, таксата върху плаващ порта се поддържа в продължение на много години, което означава, данните могат да се съхраняват от 1 до 100 години.

The програмиран EPROM и REPROM запази въведената информация.

Известни производители дават гаранция от 10 години на данни.

За да премахнете информация от EPROM, или неизтриваем секцията REPROM през прозореца над плаващ порта се облъчва с ултравиолетова светлина.

Висока устойчивост на материала се йонизира радиация и започва да провежда. Вратата бавно се разрежда. Когато радиация мощност от около 10 W • S / cm2 изпускателен клапан в продължение на 20-30 минути. Housing EPROM и REPROM има прозорец, който покрива цялата кристална повърхност на чипа (фиг. 12.35). Ултравиолетовата светлина облъчва всички елементи на паметта и да ги изтрива наведнъж.

Фиг. 12.35. Housing EPROM-REPROM.

Цялата информация се изтрива от изтриване на EPROM и REPROM.

След отстраняване на информация да се охлади уреда като го нагрява значително. Първо, трябва да се намали йонизация в изолационен материал. Материалът трябва да бъде висока устойчивост отново. Само тогава можем да започнем отново цикъла на програмиране. време за охлаждане трябва да бъде най-малко половината от времето за програмиране, най-добър час.

Да бъдеш на светлината и REPROM EPROM може да бъде изтрито случайно.

Лъчите на слънчева светлина води до износване на чипове за около три дни. Флуоресцентните лампи изтрива информация около 3 седмици. За да предотвратите случайно изтриване, че е препоръчително да се запечата кутията с тиксо тъмно.

<== Предишна лекция | На следващата лекция ==>
| Modern памет

; Дата: 01.07.2014; ; Прегледи: 178; Нарушаването на авторските права? ;


Ние ценим Вашето мнение! Беше ли полезна публикуван материал? Да | не



ТЪРСЕНЕ:


Вижте също:



ailback.ru - Edu Doc (2013 - 2017) на година. Тя не е автор на материали, и дава на студентите с безплатно образование и използва! Най-новото допълнение , Al IP: 11.45.9.22
Page генерирана за: 0.056 сек.