Edu Doc

КАТЕГОРИЯ:


Основни логика порти. Тригери, регистри, броячи

Класификация на цифрови устройства

Принципа на работа на всички логически устройства са разделени в два класа: комбинационни схеми и цифрови машини (последователно на устройствата).

Комбинираното верига (автомати без памет) се наричат логически устройства, изходите на които (изходна дума Y) по всяко дискретен момент от време, т аз се еднозначно определя само от входните сигнали (въвеждане на дума X), идващи в същото време.

Комбинационно верига могат да бъдат представени като Т - к -polyusnogo елемент (Фигура 2). Двоичното думата вход (вход азбука) комбинаторни верига определя от набор от символи х I (X = 1 х 2 ... х т)) и изход (изход азбука) заема стойности на изходните символи у к (Y = 1 Y 2 ... ш к).


Фигура 2

Функциониране на Конференцията на страните Законът определя дали даден кореспонденцията между своите входни и изходни думи, например, устно, под формата на таблица, истина или в аналитичен вид използване на булеви функции.

Цифрови автоматични (последователно устройство) се нарича логическо устройство, изходите на които (изходна дума Y) определят не само от тока в даден момент не мога комбинация от входни променливи (вход дума X), и вътрешното състояние на устройството, което е в резултат на излагане на входа думи от предишни цикли аз -1, т аз -2, и т.н.).

По този начин, комбинацията на входния речта и текущото състояние на устройството в цикъла не само определя изходящия цикъл, но и състоянието, в което машината ще се премести в началото на следващата мярка.

Digital машина съдържа памет, състояща се от клетки на паметта (ZE) - тригери, забавяне елементи и т.н., състоянието на фиксиране, в която се намира .. схема Комбинация не съдържа GE. Така си и нарича автомат без памет или примитивна машина.

Структурно цифрова схема машина е показан на фигура 3. паметта на устройството се определя от три набора от променливи: X, Y и Q, където Q - набор от променливи, които отразяват вътрешното състояние на веригата.

Фигура 2


За описание на цифрова машина трябва да бъдат посочени:

а) въвеждане азбука X = (X 1, X 2, ..., X т);

б) на изхода азбука Y = 1, Y 2, ..., у к);

в) на вътрешния държавен азбука Q = (Q 1, Q 2, ..., р л);

ж) първоначално състояние Q т;

г) функцията на преход (Q, х) се определя еднозначно от зависимостта на държавната машина Q (Т + 1) в цикъл т + 1 за състоянието на Q на машина (т) и х входния сигнал (т) в Т цикъл и изходите на функцията в (Q х) се определя еднозначно от зависимостта на Y на изходния сигнал (т) на Q държавната машина (т) и х входния сигнал (т) в цикъл т.



Има два вида на цифрови машини.

Машината, чийто изход променливи във всеки цикъл т и зависи от вътрешното състояние и на входните променливи се нарича автомат щитоносна и дава с уравнението

Y J = F (Q I, X I).

Автомат, чийто изход променливи във всеки цикъл т и зависи само от вътрешното състояние на т I - 1 - м инсулт, наречена Мур автомат и дава с уравнението

Y I = F (Q I) .

Един пример на машина Мур е тригер.

Преходни и изходни функции могат да бъдат определени по различни начини, например под формата на таблици или графики използват. При определяне на графика държавна машина представлява най-високата точка, и преходите от една държава в друга - дъги. На дъги посочва стойността на входния сигнал, което води до съответните преходи. Изходните сигнали на Мур ФЩМ, посочени в непосредствена близост до върховете на графиката. Изходите на щитоносна автомат произведен преди да продължите, посочени на съответните дъги.

За описание на алгоритмите и структурата на комбинаторни верига с помощта на апарата на логика алгебра (булева алгебра). Това устройство е приложим за двукомпонентни (булеви) променливи.

Булеви променливи са променливи х 1, х 2, ..., х н, който може да вземе само две стойности - 0 и 1. Функцията на бинарни променливи е 1, х 2, ..., х п) е булева функция (логически функция), ако тя, както и аргументите си и получава само стойностите 0 и 1.

В Булева логика се основава на три етапа:

- Logical отрицание (НЕ операция, инверсия), посочен по-горе Номера булева променлива или логически израз;

- Logical допълнение (OR операция, дизюнкция), означена с "+" или "U";

Всяка логическа операция определя подходящата функция логика. Следователно, можем да говорим за три логически (булеви) функции: съюзи (X 1 и X 2), дизюнкция (X 1 + х 2), инверсия ( ). Броят на аргументи (променливи) функции и дизюнкция връзка, като цяло, може да бъде произволно (повече от две).

Булева система функция се нарича функционално пълна, ако с помощта на функциите в системата, е възможно да се изразят всяко произволно комплекс Булева функция.

В математическата логика се оказа, че ако една система от булеви функции съдържа функции на връзка, дизюнкция, и инверсия, че е функционално пълна.

Функционалната пълнотата и да има някаква друга система, като система, състояща се от булева функция И - НЕ ( "Sheffer инсулт" ) И система се състои от един Булева функция ИЛИ - НЕ ( "Pierce Arrow" ).

За физическата реализация на булева функция в използваната техника комбинаторни верига, която изпълнява тази функция, съответната преобразуването на информация (т.е., логически операции върху бинарни променливи). Тази комбинация верига нарича врата.

Логическият елемент наречен физическо устройство, което изпълнява една от операциите на алгебра на логиката или просто функция логика. А верига, съставена от определен брой логически елементи, наречени логика.

Броят на логически входове съответства на броя на аргументите са играли един или повече булеви функции.

Точно както комплекс Булева функция може да бъде получена чрез наслагване на прости функции и сложна комбинация верига изработена от елементарни схеми - от портите.

х 0 Y =

Набор от логически елементи за изграждане на комбинационни схеми е функционално пълна, ако изпълняват тези елементи формират булева функция е функционално пълен набор от функции. Това е функционално пълен комплект, състоящ се от три порти - инвертора, и conjunctor disjunctor. Условно графично нотация и истина маса на елементите са показани съответно на фигури 3, 4, 5.

Фигура 3

х 1 х 0 у = х 0 × × 1
0

Фигура 4

х 1 х 0 у = х 0 + х 1
0

Фигура 5

Както беше отбелязано по-рано, на функционална пълнота притежава логика функции отрицание на връзка (AND, NOT), и отрицание на дизюнкцията (NOR), изпълнението на които се използват за съответните елементи Schaeffer (NAND) и Пиърс (NOR). Условни графични символи и истина маси на тези елементи са показани съответно на фигури 6 и 7.

х 2 х 1

Фигура 6

х 2 х 1
0

Фигура 7

Система логически елементи, наречени предназначени за изграждане на цифрови устройства функционално пълен набор от елементи, с общи електрически, структурни и технологични параметри, които използват същия метод на комуникация на информация и от същия тип на интер-елементни връзки. Системни елементи често съкратени от неговата функционална структура, която позволява да се изгради верига, по-икономичен в броя на елементите, използвани. Системни елементи включват елементи за извършване на логически операции, запаметяващи елементи, елементите, които изпълняват функциите на компютърни възли, както и елементи за укрепване, възстановяване и сигнал генериране на стандартен формуляр.

Елементите, които изграждат системата са mikrominiatyurizovannye интегрирани електронни схеми (ИС), образувани в силициев кристал с помощта на специални процеси.

В повечето съвременни системи (серия) елементи са малък чип интеграция (SI), средната степен на интеграция (ICU) и интеграция в голям мащаб (LSI). Логически схеми под формата на IP елементи прилагат набор от логически операции като AND, OR, и - или, и - или - не, както и - ИЛИ - НЕ и тригери. Пъзел елементи на чипове и LSI ASIC прилагат компютърните възли.

Основните параметри на логическите елементи на системата са:

- Нивата на захранващото напрежение;

- Нива на сигнала, за да представляват логика 0 и 1;

- Товароносимост (на разклоняване съотношението на изхода);

- Имунитет;

- Разсейване на мощност;

- Изпълнение.

Според вида на основните елементи на електронни ключове, споделени от няколко вида интегрални елементи, където най-често са следните:

а) транзистор-транзисторна логика (TTL);

б) емитер-свързан логика (ECL);

в) интегриран инжектиране логика (I 2 L);

г) структурата на метал-оксид-полупроводник р IPA -MOP);

г) структурата на метал-оксид-полупроводник N-тип (п -MOP);

д) допълнителни MOS (CMOS);

W) динамичен MOS структура.

Логически схеми, които се произвеждат в различни структурни и технологична база, се различават значително по своите характеристики, дори ако те изпълняват една и съща функция. Направете някое от следните видове верига технология има своите предимства и недостатъци. Така че, ECL има висока скорост, въпреки че някои TTL го подход в този параметър. Както -MOP- р и п -MOP логика широко използвани в микропроцесорите и CMOS схеми се възползва, ако е важно да се намали консумацията на енергия.

Dynamic MOS структура се използва за изграждане на различни устройства за съхранение. Те имат проста организация, в която логическо състояние се определя от капацитета на заряд присъщи логика елемент. И L2 се използва в интегрални схеми.

Основни параметри IC TTL, ECL и CMOS са дадени съответно в таблици 1, 2 и 3.

Таблица 1 - Основни параметри TTL интегрални схеми

IC Series Консумирана мощност, MW На забавяне на разпространението, Ново строителство Максимална честота, MHz съотношение разклоняване
10.0
33.0
6.0
9.5
3.0
KR1533 4.0
KR1531 2.0

Таблица 2 - Основни параметри на IC ECL

IC Series Консумирана мощност, MW На забавяне на разпространението, Ново строителство съотношение разклоняване Захранване,
100, 500 2.90 -5.2
0.75 -4,5

Таблица 3 - основни параметри на CMOS IC

IC Series Консумирана мощност, MW Размножаване закъснение-Ленче, НЧ Максимална честота, MHz съотношение разклоняване Напрежение. Доставка,
164
561 3 ... 15
KR1561 3 ... 18
2 ... 6

Trigger - А просто последователно логическо устройство, с капацитет за дълго време, за да бъде в една от двете възможни състояния и преходи от едно състояние в друго само от външни сигнали.

За разлика от комбинаторни логически схеми задейства - логическо устройство с памет. Техните изходни сигнали са обикновено зависи не само от сигналите, прилагани към входовете в даден момент, но също така и по сигнали действат върху тях преди (това е вътрешното състояние на тригер). Тригерите са основните елементи за изграждане на други последователни логически устройства (делител на честота, регистри, броячи и т.н.).

Trigger входове са разделени на информация и контрол (спомагателни). Информационни суровини се използват за контрол на състоянието на спусъка. Контролните материали обикновено се използват за предварително условие спусъка и в синхронизация.

Тригери обикновено има 2 изхода: пряка и обратна Q ,

Trigger входове могат да се определят, както следва (Таблица 4):

назначение уговорена среща
S Влез инсталиране на спусъка в състояние "1"
R Влез инсталиране на спусъка в състояние "0"
T Преброяване вход спусъка
J Вход за настройки в състояние "1" в универсален спусъка
K Вход за настройки в състояние "0" в универсален спусъка
D Информация задейства определен принос към държавата "0" или "1" (закъснение)
V Входът за контрол за получаване на информация разрешение
C Влезте в синхрон - да се даде възможност на схемата на управление на информация за запис в спусък

Trigger обикновено може да присъства под формата на веригата, показана на фигура 8.


Фигура 8

Както е показано, обикновено съдържа място спусък памет (PL) и управление на логическа единица (LU) превръщане входни информационни сигнали в комбинация, което под влиянието на PL приема една от две стабилни състояния (0 или 1).

Сигналите на данни, прилагани към входовете А и B (Във всеки тригер може да бъде един от входовете на T, D и др.) И се превръща в ЖЕ сигнали на вътрешния вход S R' PL. Процесът на преобразуване на информационни сигнали се извършва под въздействието на сигналите подава към входа на V разрешаване на получаването на информация и вход C синхронизация осигуряване на кратни приемане на данни.

В най-простия спусъка LU може да липсва, и данни сигнали се подават директно към входа S и R ПЗ на.

В зависимост от свойствата на тригери и целевите входове могат да бъдат разделени на няколко вида. съществуват тази класификация тригери на няколко основания. Най-често е класификацията:

- Според метода на регистриране на информацията (асинхронни, синхронни);

- По метода на синхронизация (статичен, динамичен);

- Чрез организиране на логическите връзки.

Чрез организиране на логическите връзки тригери се разделят на следните класове:

- Отделен набор състояние "0" и "1" (-trigger на RS);

- Universal (JK -trigger);

- Информация относно получаването на един вход D (D -trigger или забавяне елемент за един цикъл);

- А изброимо вход T (T -trigger).

В асинхронен предизвиква промяна състояние възниква в момента на възникване на съответното информационен сигнал към входовете А и Б. Най- синхронен тригер смяна на състоянието (в съответствие с информационните сигнали на входа а и б) може да се случи само когато съответният входен сигнал присъствието на S. Това синхронизиране импулс може да бъде (потенциал) или на ръба на пулса (диференциална потенциал от ниска към висока, или от от висока към ниска). В първия случай на информационни сигнали към входовете засягат състоянието на спусъка само когато потенциалът на входа толерантен В. Във втория случай, въздействието на информационните сигнали се появява само когато потенциален вариант на входните S. отдел се задейства може да работи в синхронен или асинхронен режим.

Нека разгледаме накратко някои от основните видове джапанки.

Trigger функциониращ закон обикновено е описано преход маса, която понякога се нарича маса истина.

Условно графично нотация и преход маса асинхронен RS -triggera са дадени по-долу.

стая комплект R S Q т Q т + 1
*
*

Спусъкът има два входа за данни с S (Eng. Set) и R (от английски език изчисти.) и два изхода - пряка и обратна Q ,

Спусъкът може да се прилага върху логично NAND или NOR. По-специално, логика верига RS на -triggera осъществява въз NOR LE, са показани по-долу (Фигура 9).


Фигура 9

RS -triggera операция е както следва. Когато се прилага към S входа на логическа 1 в обратен изход формиране на логическа 0. Тъй като сигнал за обратна връзка верига се подава на един вход на горния елемент на NOR и другите актове, като му входния сигнал логика 0 при вход R, на изхода Q се определя на ниво, което съответства на логическа 1. Това състояние може да предизвика съхраняват за неопределено време и е независимо от последващи промени в входния сигнал S на това, ако на входа R поддържа състояние "0".

За RS -triggera комбинация от S = 1 и R = 1 е забранено. След тази комбинация от информационни сигнали предизвика състояние е дефинирано (означени с "*" в таблицата на преходи) може да бъде 0 или 1, при изхода Q.

Когато R = 1 (S = 0), за да се получи изходен сигнал Q Q = 0, и съответния канал за обратна връзка за осигуряване на обратна изходния сигнал е един логика, и така нататък. D.

Условни графични означения асинхронни RS -triggera показани на фигура 10. Тези джапанки идват във всички видове по-сложни тригери.


Фигура 10

Най-простият синхронни RS -trigger съдържа освен PL също LU. Фигура 11 показва функционална блокова схема на условно графично означение на такъв спусък, продадена на една врата NOR.


Фигура 11

Switch RS -triggera показани на фигурата, само наличието на сигнал "1" на един от входовете на данни и сигнал "1" на входа синхрон с.

Регистрирайте се нарича последователно логическо устройство за съхранение на п-битова машина дума и да работи над него побитови логически операции. Такива операции могат да включват:

- Приемане, съхранение и доставка на думата на машината;

- Serial-да-паралелно преобразуване и обратно;

- Shift на ляво или дясно от предварително определен брой битове.

Като елементи на паметта използват, за да се регистрирате набор от джапанки, броят на които е равна на регистъра на битова (броят на битовете на двоична дума да се съхранява). В допълнение, регистърът съдържа комбинация верига, която позволява да се извърши двоична дума върху операциите по-горе.

Има два вида регистри:

- Съхранение (регистри памет);

- Шиъринг.

Изместване регистри се разделят на:

а) по метода на информация за IO:

- Parallel;

- В съответствие;

- Комбинираната;

б) предаване на информация за посоката, за да:

- Еднопосочен;

- Обратимо.

Помислете кумулативната регистър с паралелен вход и изход на информация. В основата на регистъра е на D-джапанки, които в нейните резултати повтарят стойност на входните сигнали на X, -X 4 (входове за данни), когато логически сигнал 1 на входа за синхронизация (т.е.. Д. Made паралелно въвеждане на информацията, въвеждане в регистъра). Dvuhvhodo-четири елемента O "И" реализира съвпадение верига, входните сигнали, които съвпадат с изходните сигнали на джапанки в случая, когато на входа Y 2 подадена логическа единица. По този начин тя извършва паралелен изход.

Като пример, помислете чип K155IR15 регистър. Ето таблицата със символи и вътрешните и изходни състояния.

K155IR15 чип е регистър на четири паралелни памет с три входни членки. Устройството има следните изводи: D л -D 4 - входове за данни, Q \ -Q ^ - регистрирайте изходи, C - входни синхронизация, за научноизследователска - регистрирайте задейства вход за нулиране на нула държавата, входове E 1 и E 2 - за режим на контрол регистър операция , Ezj и Ez 2 - за прехвърляне на изходите на регистъра, в състояние на висок импеданс.


Когато, El = E2 = 0 се провежда паралелно информация вход от входа ДИ-

D4 под влиянието на положителна разлика в вход C синхронизация

Съхраняване на информация, се осъществява, ако поне едно от Е1 или Е2 входове валиден логика 1.

Когато 1 на вход се извършва регистър задейства нулиране.

Ако поне един от актовете на входовете EZ, EZ и 2 логика 1, всички изходи са с увреждания, т.е.. Е. Те се превръщат в състояние на висок импеданс.

Фиг. 3,122 представена от регистъра на смяна. В "O" в първоначалното състояние, резултатите от всички джапанки логика сигнал. Когато логика сигнал "1" LSB на входа на първи спусъка той го помни, по време на положителен диференциал часовник. Състоянието на останалите джапанките не се променят, тъй като техните входове са логически сигнали "On". По време на втория импулс на входа на първия тригер сигнал е валиден логично "О" на входа на втория тригер - логическа "1" на сигнала на входа на трето и четвърто - логически сигнали "О". Тези сигнали се съхраняват тригери на входа на които те действат, т.е.. Д. Units право на смени се извършва, и така нататък. D. По този начин, на четири сериен вход ход се извършва в регистър 4-битов двоичен номер.

Като пример, срязване на чип K155IR13 регистрирате и състоянието му маса.

Устройството е универсален осем K155IR13 обратим регистър промяна и може да работи в режими на въвеждане сериен данни с изместване на дясно или на ляво, паралелен вход на данни, за съхранение на данни, нулиране (нула инсталация).

Устройството има следните входове:

DL-D8 - за паралелно въвеждане на данни, ДР и DL - входовете за данни за сериен данни вход срязване, съответно наляво или надясно, входовете 51 и 60 - за избор на режима на работа, на R - регистрирайте задейства вход за нулиране на нула държавата, а C - на входа синхронизация.

Reset Trigger се осъществява чрез прилагане на логика 0 вход R.

В S \ = O и SQ = 1 се извършва серийни входни данни от входния DR в първия регистър разряд с десния смяна.

Когато SI = 1, 0.50 = 0 се извършва серийни входни данни от влизането на DL в осмия бит регистър с изместване на ляво.

Когато 51 = 50 = 1, се извършва паралелно с записване на информация входове DL-D8 под влиянието на положителна разлика вход за синхронизиране S.

Когато 51 = ISO = 0 се извършва в режим на външна памет! Имам информация.

Counter нарича последователно цифрово устройство (цифров автоматичен), предназначена да брои броя на импулсите. Стойки се използват в компютър, за да образуват адреси отбори, преброяване на броя на операциите, извършвани и др.

При работа на брояча се променя състоянието си последователно (сигнали на изходите) в определен ред. Броят на разрешените контра-членки се нарича коефициент K MF сметки. Един от възможните състояния на брояча се приема като основната. Ако броячът е да се започне броенето от първоначалното състояние на всеки импулс, няколко сметки модул K, отново поставя на тезгяха с първоначалното състояние.

За синтеза на броячи използва D-, Т- или JK-джапанки са свързани по определен начин. Има няколко начина за класифициране на броячите. По-специално, в посока на сметката броячи са разделени на: сумиране, изваждане и обратими.

Ако изхода на контра кодовете, когато навлизат на входните импулси се променят във възходящ ред, броячът се нарича сумиране ако поръчката низходящ - изважда. Стойки, чиято посока на сортиране код може да бъде променен, се наричат ​​обратими.

Фигура 12

Има броячи са синхронни и асинхронни. Ако е необходимо измервателния уред да работи наличието часовник, тогава това се нарича синхронен брояч. Измервателни уреди, които работят без часовник, наречен асинхронно.

A обобщена схема на брояча е показано на фигура 12. брояч CT може да бъде представена като цяло като устройство, състоящо се от операция логически вход на брояча контрол и изход логика, която се използва за обозначаване на края на сметка или генериране на R. преноса на сигнала да донесе на тезгяха с първоначалното състояние (като правило - логически нули за всички изходи) се използва за нулиране на сигнал към входния R.


В някои видове броячи, че е възможно да се определи първоначалното състояние различно от нула. Паралелно код за брояч предварително настроени на входящите данни S 0 ... S п. Паралелно товарене резолюция сигнал чрез M спира и специално обучените на входа S 0 ... S N в зависимост от натоварването на тезгяха в момента на пристигане на следващия импулс S. Броячът отброява тактовия вход на C, ако е налице входния сигнал на разрешение за сметка на V.

Изходните сигнали на тезгяха сигнали обикновено са взети от отделните битове изходи Q 0 ... Q п, е сигнал за края на сметка или прехвърляне на сигнала - R.

Като пример даден по-долу (Фигура 13) функционална схема и условно графично обозначение на четири асинхронен сумиране K155IE5 брояч. Таблицата показва разпределението в контра изходите.

Определяне пинове 1 и 14, показва, че промените в контра-членки на настъпва диференциални входни импулси от високо към ниско. K155IE5 IC е аналогов IC 7493.


Фигура 13

Доцент на Йоци I. Schudro

<== Предишна лекция | На следващата лекция ==>
| Основни логика порти. Тригери, регистри, броячи

; Дата: 01.07.2014; ; Прегледи: 935; Нарушаването на авторските права? ;


Ние ценим Вашето мнение! Беше ли полезна публикуван материал? Да | не



ТЪРСЕНЕ:


Вижте също:



ailback.ru - Edu Doc (2013 - 2017) на година. Тя не е автор на материали, и дава на студентите с безплатно образование и използва! Най-новото допълнение , Al IP: 11.45.9.24
Page генерирана за: 0.073 сек.