Връзката между изхода z на тази верига и входовете x и y се описва от отношението : z = x Ù y (чете се като „ x и y“ ).

Операцията за свързване на функционалните диаграми се обозначава със знака „ (четен като „амперсанд“), който е съкращение от английската дума и .

S x e m a или

Схема ИЛИ осъществява операция на прекъсване за две или повече логически стойности.

Когато поне един вход на веригата ИЛИ има единица, неговият изход също ще има единица .

Символът на схемата OR е показан на фиг. 5.2. Стойността на дизъюнкцията е равна на единица, ако сумата от стойностите на операндите е по-голяма или равна на 1.

Връзката между изхода z на тази схема и входовете x и y се описва от отношението: z = x x y (чете се като „ x или y “). Таблицата за истинност е в таблицата. 5.2.

Фиг. 5.2

Таблица 5.2

х ш x Ú y

СХЕМА НЕ

Веригата NOT (инвертор) осъществява операцията за отрицание. Връзката между входа x на тази верига и изхода z може да бъде записана като z = където се чете като " не х " или " обратна х ".

Правило: Ако на входа на верига 0, то на изход 1; когато на входа 1, на изхода 0. Символът на инвертора е на фигура 5.3, а таблицата за истинност е в таблицата. 5.3

Фиг. 5.3

Таблица 5.3

X

C XEMA И НЕ

Веригата AND НЕ се състои от елемент AND и инвертора и отрича резултата от веригата AND .

Връзката между изхода z и входовете x и y на веригата се записва по следния начин: z = където се чете като " обратна на x и y ".



Символът на схемата AND-NOT е показан на фигура 5.4.

Таблицата за истинност на схемата AND-NOT е в таблицата. 5.4.

Фиг. 5.4

Таблица 5.4

х ш

C или S - НЕ

Веригата OR-NOT се състои от елемент ИЛИ и инвертор и отрича резултата от схемата ИЛИ .

Връзката между изхода z и входовете x и y на веригата се записва, както следва: z = , където, се чете като " обратна на х или у ". Обозначението на веригата OR-NOT е показано на фиг. 5.5.

Таблицата за истинност на схемата ИЛИ-НЕ е в таблицата. 5.5.


Фиг. 5.5

Таблица 5.5

х ш

Какво е спусък?

Спусъкът е електронна схема, използвана в компютърните регистри за съхранение на един бит двоичен код. Спусъкът има две стабилни състояния, едното от които съответства на двоично, а другото на двоична нула.

Терминът тригер в схемите се нарича f lip-flop , което означава „забиване“. Най-често срещаният тип задействане е така нареченият RS- тригер (S и R, съответно, от английския комплект - инсталация и нулиране - нулиране). Символът на спусъка в схемите е показан на фиг. 5.6.

Фиг. 5.6

Той има два балансирани входа S и R и два балансирани изхода Q и ┐ Q , а изходният сигнал ┐ Q е логичното отрицание на сигнала Q.

На всеки от двата входа S и R могат да се подават входни сигнали под формата на къси импулси.

Наличието на импулс на входа ще се счита за единство , а неговото отсъствие - нула .

На фиг. 5.7 показва реализацията на тригер с помощта на две ИЛИ-НЕ порти и съответната таблица за истинност.

S R Q Ø Q
Забранено е
нулиране малко

Фиг. 5.7

Нека анализираме възможните комбинации от стойностите на входовете R и S на спусъка, използвайки неговата схема и таблицата за истинност на схемата OR-NOT (Таблица 5.5).

1. Ако приложите S = “1”, R = “0” към входовете на спусъка, тогава (независимо от първоначалното състояние), “0” ще се появи на изхода Q на горната порта. След това входовете на долния клапан ще бъдат R = "0", Q = "0" и изходът ще стане равна на „1“.

2. По същия начин, когато "0" се въвежда на вход S, а "1" на вход R се извежда Ще се появи "0", а на Q = "1".

3. Ако към входовете R и S се приложи логика "1", тогава състоянието Q и не се променя.

Подаването на логическо „0“ към двата входа R и S може да доведе до двусмислен резултат, следователно такава комбинация е забранена за входни сигнали.

Тъй като един тригер може да запомни само един бит двоичен код, за запаметяване на байт са необходими 8 тригера, а за запаметяване на килобайт са необходими 8 • 2 10 = 8192 тригера. Съвременните чипове за памет съдържат милиони задействания.

Какво е добавка?

Добавката е електронна логическа схема, която извършва сумирането на двоичните числа .

Добавката служи като централна единица на аритметично - логическото устройство на компютъра - ALU.

Мулти-битовият двоичен суматор е предназначен да добавя многобитови двоични числа и представлява комбинация от еднобитови добавки, от които ще започнем. Символът (в диаграмите) на еднобитната добавка на фиг. 5.8.

Фиг. 5.8

Когато добавяте две числа a и b в една i -та категория, трябва да се справите с три цифри:

1. цифрата a i от първия член;

2. цифрата b i на втория член;

3. прехвърляне на числото p i - 1 от най-малко значимата цифра към най-високата цифра.

В резултат на добавянето се получават две цифри c и q :

1. цифрата c i за сумата от тази i -та цифра;

2. цифра q i - прехвърляне на числото p i от този бит към старшия i +1 бит.

По този начин еднобитният двоичен суматор е устройство с три входа и два изхода, чието действие може да бъде описано от следната таблица за истинност:

входове изходи
Първи мандат Втори мандат Трансфер p i-1 Сума c i Прехвърляне p i

Ако искате да добавите двоични числа с дължина от два или повече бита, тогава можете да използвате серийна връзка на такива добавки, а за две съседни добавки трансферният изход на един суматор е вход за друг.





; Дата на добавяне: 2018-01-21 ; ; изгледи: 478 ; Публикуваните материали нарушават ли авторските права? | Защита на личните данни


Не намерихте това, което търсите? Използвайте търсенето:

Най-добри поговорки: Научете се да учите, а не да се учите! 11093 - | 8255 - или прочетете всичко ...

2019 @ ailback.ru

Генериране на страница през: 0.007 сек.