Studopediya

КАТЕГОРИИ:


интегрални броячи

Стойки TT L с паралелен път. BCD на брояч с паралелно изместване тип K1533IE9 различен от този преди обсъдени броячи със сериен трансфер на по-висока скорост, но също така и някои функционални характеристики. Условно брояч изображение е показана на Фиг. 2.21.

В допълнение към преброяване вход Т и въвеждане нула определяне R, чипът има четири D1 вход, D2, D4, D8 за задаване на брояча желания състояние 0-9, като се избягва вход T (така нареченото предварително зададена), V1 вход вход информация брояч входове Co D1 , D2, D4, D8, V2 преброяване Активиране вход Ve разрешения за трансфер, директни изходи на брояч бита Q1, Q2, Q4, Q8, и R. извършва изход като програмируем делител.

Фиг. 2.21. Схема mikroskhemyK1533IE9

Фиг. 2.22. чип K1533IE9

Типични брояч бита са JK джапанки MS-структура. Нормално резултат (без въвеждане на информация от вход D1, D2, D4, D8) се появява при Вл = V2-Vr = R = I, когато входните импулси се въвеждат Т. Постоянният извежда Q1, Q2, Q4, така Q8 ще варира BCD код 0 до 9. Промяна на държавата се извършва по протежение на предните 0,1 преброяване импулси (поради инвертора на входа). Синхронизирани комутационни импулси предотвратява фалшиви задействания поради закъснения.

В трансфер импулсен изход P U1 образува девети вход импулс (т. Е. Когато Q4 = Q1 = 1 и QZ = Q2 = 0).

Тя е равна на продължителността на сигнала Q1 = 1 (без да се вземат предвид забавянето на вътрешните елементи). Този импулс се използва в каскада (капацитет) броячи, както и когато те се използват като делители. Вход Вр Допустима е по отношение на изхода R.

Сигнал V2 = 0 прекъсне брой. Информация относно изхода Q1, Q2, Q4, Q8 се запазва. Вход R има предимство пред всички други входове. Настройка на нула състояние Q1 = Q2 = QZ = Q4 = 0 сигнал се осигурява от R = 0.

Информация от входовете D1, D2, D4, D8, вписани в тезгяха команда

V1 = 0 независимо от V2 и V3 входове състояние. По този начин всеки изход Чи получи своя вход Ди състояние в момента пред 0,1 следващото преброяване импулс. По време на преброяване се добавят входни импулси на броя записва. Таблица. 2.7 описва режими на работа на брояча.

Ако обърнати изходния сигнал на трансфер Р подава към входния V1 напиши позволи получава програмируем брояч-делител с променлив фактор разделяне, KDEL = 10-М, където М (Фигура 2.22.) - номера в BCD код написани в брояча чрез I Ди Импулсна честота прехвърляне изход fout = fvh / KDEL.



Свързването на сигнали на входовете Di, осигуряващи различни съотношения разделяне са показани в таблица. 2.8.

По време на профила не се избегнат повреди се появят преходи: .. 1.0 в V2 или V3 входове пауза между импулсите на броене, т.е. в точки С = 0 и 0.1 за един вход V1 временно с предната 0 1 броими импулси.

Cascading гишетата за увеличаване на дължината на думата се извършва в съответствие със схемата (фиг. 2.23). Възможният брой броячи с това съединение само ограничен капацитет на натоварване на P чип изход, а именно KRAZ = 6.

Фиг. 2.23. Cascading K1533IE9 вериги; U0 - забрана на сметка; U1 - законопроект разрешение

Чипове и K1533IE6 K1533IE6 - четири цифри високоскоростен обратим насрещно делител с паралелен трансфер между разряди. Разликата между двата вида - представлява само модул: за K1533IE6 Ksch = 10, и за K1533IE7 Ksch = 16. Чрез броячите контрол са подобни на вече обсъдени K1533IE9 брояч, с висока функционалност. Символи двата брояча показано на фиг. 2.24

Входове +1 и -1 - броене. Последователността на входните импулси се подава на един от тези входове в зависимост от посоката (напред или назад) изискват точкуване. Входове D1, D2, D4, D8 се използват за въвеждане на брояч първоначалния брой, които се сумират за броене на импулси (в режим на добавяне) или от които те се изважда (режим изваждане). Въвеждането на данни е от времето на входния импулс се появява на ниво В. ниската запис

Влез "Reset" се използва за задаване на нула за всички изходи. Този изход е с приоритет пред другите.

Заключения Q1, Q2, Q4, Q8-Преките резултати от бита на броячите. Две други изходи - трансфер (ПИН 12) и връзки (13) - изходните използвани за каскадни схеми, когато работи като делител и когато контур записване на информация с брояч входове D1, D2, D4, D8.

Таблица. 2.9 характеризира поведението на гишетата в различните режими. В режим на сумиране на прехвърляне на сигнала се появява на изхода на ≥9 (≥15) по време на прехода от държавно 1510-11112 = K155IE7 (10012 = 910 за K155IE6) до състояние 0000 и сигнал режим изваждане заем възниква в състояние на изхода промени, когато ≤0 0000 при 1111 (за K155IE7) или 1001 (за K155IE6). пренасяне на сигнала (кредит) е образувана от намаляване на съответния импулс за броене и продължава докато съществува съответното ниво вход U0, т. е. прехвърля изход състояние (кредит) повтаря състоянието на входа (забавяне сигнали във вътрешните елементи).

трансфер на импулси (кредитни) могат да се използват за цикъл информация за запис с брояч входове D1, D 2, D4, D8. За тази цел е достатъчно свързване вход С до съответния изход.

Ако броячите се използват като делител на честота на входа свързан с прехвърлянето на изходния ≥ 15 (≥9) разделяне фактор М е 15 (или 9-М), където М - знак еквивалент от двоичен код входове D1, D2, D4, D8 , Максималната броене модул (KDEL = 16 и K1533IE7 KDEL K1533IE6 = 10) се получава без споменатия обратна връзка.

Когато се брои до броене вход трябва да има високо ниво на напрежение, докато отброява високо напрежение, за да бъде вложена в директен сметка. В случая с обърнати неуспехи избягвайте преди всяко превключването на профила трябва да се прекъсне чрез създаване на входовете -1 и +1 ниво U1.

Фиг. 2.25 K1533IE7 даден момент брояч работна схема. Диаграми са изградени за случая, когато входовете D1, D2, D4, D8, подадени код 11012 = 1310. вход импулс Контролната последователност съответства на последователност на режима на работа (таблица. 2.9). След записване на информация в битовете от D1 на брояч входове, D2, D4, D8 и стартиращи доход импулсен вход брояч изходи 1 Q1, Q2, Q4, тестван Q8 състояние

(В знак код) 13, 14, 15, 0, 1, 2, ..., тъй като повторно манипулация сигнал в брояча не разполага с входове. Ако сега се прехвърля последователност на входни импулси вход към входа -1 +1 изходи ще се състоянието 2, 1, 0, 15, 14, изходния сигнал на ≥ 15 се появява след петнадесетия импулс на входа + 1 и изхода 0 ≤ - след импулса 0 вход -1.

Фиг. 2.25. Времедиаграми K1533IE7

За по-големи броячи капацитет може да се включи последователно от изходите на трансферни и кредита. Фиг. 2.26 показва как увеличаване броячи.

Фиг. 2.27 илюстрира един от начините да се включат броячи, която осигурява автоматична промяна на посоката отчитане. Превключване може да се извърши и на праговите сигнали от изходите на ≥ 15 (≥9) и ≤0. Чрез свързване на изходите на напрежение делител декодер може да генерира периодични сигнали, формата на която е снабдена с подходящ избор на резистори R0, R15.

Фиг. 2.26. Методи за увеличаване на броячите K1533IE6 и K1533IE7 а - последователно; б - Parallel

Фиг. 2.27. включване Метод K1533IE6 броячи и обратно със софтуер K1533IE7

Интересно функционално чип K1533IE8 - шест-битова двоична делител на броя на входните импулси с регулируема фактор дивизия, или както го наричат, на код конвертор може да се програмира в брой импулси. Един чип осигурява всяко разделяне съотношение в границите от 64: 1 до 64: 63, на стъпки от един. Схемата дава възможност да се изградят последователно чипове.

Принцип действия делител се състои в това, че в един цикъл, който съдържа 26 = 64 входни импулси за въвеждане Т, броят на импулси на изходите Q ще бъде по-малко от и равна на двоичен код комбинация на D1 входа, D2, D4, D8, D16, D32 ( Фиг. 2.28). С други думи, в зависимост от кода на входовете на броя на импулсите за Q изхода и цикълът се определя Nvyh = 25D32 + 24D16 + 23D8 + 22D4 + 21D2 + 20D1, където D32, D16, D8, D4, D2, D1 - сигнали (0 или 1). D32 входовете, D16, D8, D4, D2, D1 съответно. Активното сигнал на D32 входовете, D16, D8, D4, D2, D1 служи U1, разделяне фактор ще бъде и изходната честота на импулсите може да се определи от формулата.

Когато състоянието на входовете D1 = D2 = D4 = D8 = D16 = D32 = 0, изходното състояние = 1. Ако една от тези суровини се съхранява в U1 състояние, и N е кратно на 2 м разделяне фактор - число. В други случаи, факторът дивизия - частична номер. Важен момент: ако входните периодични импулси, периодичната изходна последователност ще само когато факторът разделяне - цяло число, в други случаи, изходните импулси са неравномерно разпределени във времето. Изходната честота съгласно формулата показва средната честота на няколко цикъла.

Цел други чип терминала: V - сметка разрешение вход на сигнала за разрешаване V = 0, V = 1, ако е налице забрана сметка;

С1 - вход строб, контрол и изход Цитат QQ, С2 - само изходния Р. изход - основна и независимо от входния C2. Издаден активно състояние съответства С1 = 0. импулси в този изход - нула. Ако С1 = 1 и m = 1. Изходните сигнали Q са обратен по отношение на изхода. Импулсите се появяват на изхода Q с уговорката,

С2 = 1.

Входният R се използва за задаване води до нула. Нулирането се извършва импулси ниво U1. За да се задейства да превключите, този вход се поддържа ниво U0.

На изхода F на импулси нулево ниво се генерира, чиято честота е равна FBX / 64, а дължината - периодът на входните сигнали. При свързване делител изходни сигнали P вход играе роля по отношение на следващите схеми.

Стойки CMOS с пореден трансфер. 564IE16 верига (Фиг. 2,30) е 14-битова двоична насрещно делител със сериен трансфер. Той разполага с два входа: преброяване на нули и инсталиране на T R и 12 изхода: първата, четвъртата и всички последващи джапанки Q0, Q4-Q14. Задействащи образуване на брояча, са включени чрез сигнали на парче 1.0 преброяване вход. Монтаж на нули се извършва на всички подава напрежението за високо ниво на входа R независимо от държавна брояч вход. Отличителна черта на брояча - повишена скорост: до 35 MHz с нас = 15 V (10 MHz в Un = 5 V).

Микрочипове и 564IE8 564IE9 подобен по принцип на работа и различен модул сметка: за 564IE8 KDEL = 10, и за 564IE9 KDEL = 8. Като част от чип в допълнение към брояча, логически елемент и декодер, осигуряват изходни сигнали в код позиция ( " 1 от 10 "и" 1 8 "). Както сметки на всеки от изходите U1 последователно с сигнали ниво.

Логическата структура на насрещен делители 564IE9 в разширена форма, показана на Фиг. 2.31, както добре. Всъщност, на гишето е четири-битов Джонсън брояч.

Фиг. 2.30. 564IE16 чип: а - схематично; б - времето диаграми.

Фиг. 2.31. Микросхема 564IE9: и - логическата структура; б - времето диаграми

През предвид всички битове от първия, последователно да едно състояние ( "вълна единици"), и след запълване на брояч последователно включен в нулево състояние ( "нули вълна"). Поради това, по-голяма скорост, и, за разлика от конвенционалните броячи с пореден път. тук преминават моменти не се срещат при изходите на пикове в напрежението, поради закъснения в съседни редици.

В И порта позволява в зависимост от съотношението на сигналите на входовете на V Т и изберете ръба на входния импулс (0.1 или 1.0), в който се наблюдава изключване, спиране или профила (таблица. 2.10 и фиг. 2.31, б).

Вход R, както и в които досега се смятаха случаи, е с приоритет по отношение на други входове. При работа на изхода на последователност трансфер импулс P е оформена със съотношение на мито равно на два и честота е = FBX / 8. Управление капацитет е показано на фиг. 2.32.

Фиг. 2.32. Начин за изграждане на чипове 564IE9

Начинът на разделяне за разделяне съотношение KDEL достатъчен добив = 64 F аудио чип, свързан с входовете 14 - още. Ако се изисква профил, за да се намали съотношението (разделяне) в един чип, за въвеждане на R е свързан към съответния изход.

А това, че носене сигнал е с честота равна FBX / 10 схема се различава от това счита 564IE8 наличие на 10 изхода ( "един от десетте").

Стойки CMOS паралелно транспорт. 564IE10 верига се състои от две идентични сумиране на четиризначни двоични броячи-разделители с вътрешно паралелно изместване свързана единствено общо захранване. Всеки брояч има две насрещни входове Т и V, принуждавайки вход R нули на изходите и резултатите от всеки от четирите бита (фиг. 2.33, а).

Когато съществува V U0 на входно ниво или на входа T - ниво U1, броячът е неактивен, докато се поддържа предварително записана информация, независимо от състоянието на друг вход. За да се извърши операцията по броене е необходимо да се прилага на входното напрежение V позволява U1 (входни преброяване импулси са вход към Т) на входа или подкрепа T напрежение U0 на и входните импулси подават на входа на V (таблица. 2.11).

Когато пулса се произвежда при влизане сметка T, първият брояч превключване освобождаването срещащи се в предната част на входните импулси от 0.1, и когато резултатът на входния V - 1.0 на падане ръб. Останалите битове са включени падането ръба на изходните сигнали на предишните бита.

Фиг. 2.33. Микросхема 564IE10: и - логическата структура; б - диаграма на времето (номера в скоби се отнасят до резултатите от втория брояч верига в корпуса)

Фиг. 2.33, б са времето диаграми на брояч. Тук входните импулси първо се прилагат към входния T (за V = 1), след това към входа на V (Т = 0).

Поради синхронен прехвърлянето се осигурява висока скорост до 8 MHz в Ip = 5 V и 20 MHz в Un = 15 V.

Стойки 564IE10 разширения разрешителни, както и намаляване на модул сметки. За да контролирате модул профили трябва да използвате външен елемент. Не трябва да се забравя, че R при влизане в нищожна състояние тезгяха е настроен на сигнали високо ниво. Фиг. 2.34 илюстрира метод за включване на устройството, описано като десетичен брояч.

Четирицифрен обратими броячи 564IE11 и 564IE14 с паралелен превод имат много общи черти в функционални и конструктивни отношения. Разликата е, че брояч 564IE11 Ksch = 16 и вход за настройка на нулата състояние (R в) и 564IE14 брояч може да се отчита в двоични и BCD кодове, но не съдържа R-вход.

564IE11 схематичен схема е показана на Фиг. 2.35. Всяка категория има директен изход (Q1, Q2, Q4, В8) и предварително зададената вход D1, D2, D4, D8. Записване с D-входа на всички задействания стане едновременно (паралелно) с пристигането на WR входния импулсен WR = 1. появява Тази информация на изходите Чи (даден малко) се съхранява преди броене. Състояние вход Т, V и ± 1 при запис не е важно. Освен режим се случва, когато входът е ± 1 настоящото сигнал високо ниво. По време на преброяване на броя на импулсите настъпва Добавянето получен на входа Т, броят записани на входовете D1, D2, D4, D8. изваждане на режим нула се предоставя на входен сигнал ± 1.Triggery брояч предизвикана от ръба на импулс на входа 0.1 Т.

Настройване на нула състоянието на входа R се прави импулси на високо равнище. За да се извърши за сметка на този вход трябва да бъде нула. Вход V - позволява. Той служи за спиране преброяване (запазване информация за изхода Q1, Q2, Q4, Q8), и се прехвърля вход последователно активиране на брояча. брой на импулса настъпва при V = 0. Изходът F се използва, когато броячите на транспортния капацитет. Нормално състояние на изхода P = 1, нула импулс се появява тук, когато Q1 = Q2 = Q4 = Q8 = 1 в сумиране режим и когато Q1 = Q2 = Q4 = Q8 = 0 в режим на изваждане. Таблицата състояние (Таблица. 2.12), следва да се изясни.

Контролни въпроси:

1. Защо при свързване брояч входове на джапанки до обърнатия изхода на предходния етап брояч на D-тригера функционира като сумиране, и когато е свързан директно, - като се извади?

2. Кои режим ще противоречи на JK-джапанки, когато се свързвате контра входове на джапанки с преките резултати от предишни етапи? Как операция брояч свържете броими тригери изходи към обратните резултати?

3. Какво е коефициентът на преобразуване е на Джонсън брояч?

4. Как е възможно да се промени брояча на коефициент на преобразуване?

5. Какво трябва да съдържа тригери противодейства Ksch конверсионен фактор = {3, 5, 7, 10}?

6. Какво трябва да има малко по-брояч, отброява секундите и десетки секунди, в присъствието на генератор честота 10 кХц пулс?

7. Как е предварителна регистрация в синхронен брояч?

8. създаде апарат за извършване на обратен режим в тезгяха.

Списък на употреби на литературата

1. Kalabekov BA Цифрови устройства и микропроцесорни системи - M:. Telecom, 2000 г., в .. 131 ... 142.

2. Zeldin EA Цифрови интегрални схеми в информацията и приборите - L: Energoizdat, 1986, c.199 ... 236..

3. Frolkin VT, Попов LN Импулсни и цифрови устройства - M:. Радио и съобщенията, 1992, с. 248 ... 264.

4. Потьомкин IS Функционални единици цифров автоматизация - M:. Energoatomisdat, 1988, с. 252 ... 276.

5. уебсайт в Интернет: WWW. ABC. WSV.r

6. сайтове в интернет: rff.tsu.ru, кръчмата. Mirea. ас. RU, foroff. физ. msu.ru/

7. Схемата КОМПЮТЪР: Учебник за студенти / Ед.

G.N.Soloveva.- M:. Висше училище, 1985 г.-391s.

8. Новиков Y. Въведение в дигитална мрежа. - М: ECOM.. 2004 - 334 с.

9. Tokheym Р. Основи на цифровата електроника. Превод от angl.-

Москва: Мир, 1988.-392s.

. 10. Zubchuk VI и сътр Наръчник на цифрови skhemotehnike.- К:. Engineering, 1990, 448 с.

11. Prianishnikov VA Електроника: Пълен курс от лекции. - SPb: Учителят и ученикът, 2003 г. - 416 стр.. Ugriumov ЕР Цифрови схеми. - SPb:. BHV-Петербург, 2002 г. - 528 стр.

12. Й. Новиков, Калашников, ОА, Gulyaev Br.e. .. Развитие на интерфейси за IBM PC-M:. ECOM персонален компютър тип. 1997-224s.

13. Neshumova KA Електронни компютри и sistemy.- М:. Радио и съобщенията, 1989-274 стр.

14. Samofalov KG Цифрови компютри: Теория и proektirovanie.- м.:

Energy 1989 - 238 с.

15. интегрални схеми и тяхното приложение. Handbook / Batushev VA и р-M. Радио и съобщенията, 1984. 272s.

16. Skarzhepa VA, Lutsenko AN Електроника и микросхемата.

Част 1 / podred. АА Krasnoproshinoy.-Vyshcha K:. School 1989.-431s.

17. Lane ML и др. цифрови делител на честота на логическата

елементи. - М: Енергетика, 1975.- 128с..

18. Avaev NA VN Dulin, Наумов YE Мащабните интегрални схеми с инжекция захранване. - М: Sov.. Радио, 1977 г., 248s.

19. жребци IP Основи на електроника / пето издание, преработено и dop.- L:.. Energoatomisdat, 1990. -352s. 10.Veniaminov VN и др. интегрални схеми и тяхното приложение. Референтен наръчник. - M: Радио и съобщенията, 1989 -240s..

20.Skarzhepa VA, Lutsenko AN Електроника и микросхемата. Ch 2./pod изд. АА . Krasnoproshinoy K:. Vyshcha училище, 1989.- 303 с.

21.Stepanenko IP Основи mikroelektroniki.- М:. Sov. Радио, 1980.

<== предишната лекция | Следващата лекция ==>
| интегрални броячи

; Дата на добавяне: 01.06.2014; ; Прегледи: 677; Нарушаването на авторски права? ;


Ние ценим Вашето мнение! Беше ли полезна публикува материал? Да | не



ТЪРСЕНЕ:


Вижте също:



ailback.ru - Studopediya (2013 - 2017) на година. Не е авторът на материала, и предоставя на студентите възможност за безплатно обучение и употреба! Най-новото допълнение , Ал IP: 66.249.93.206
Page генерирана за: 0.029 сек.