КАТЕГОРИЯ:


Астрономия- (809) Биология- (7483) Биотехнологии- (1457) Военное дело- (14632) Высокие технологии- (1363) География- (913) Геология- (1438) Государство- (451) Демография- (1065) Дом- (47672) Журналистика и СМИ- (912) Изобретательство- (14524) Иностранные языки- (4268) Информатика- (17799) Искусство- (1338) История- (13644) Компьютеры- (11121) Косметика- (55) Кулинария- (373) Культура- (8427) Лингвистика- (374) Литература- (1642) Маркетинг- (23702) Математика- (16968) Машиностроение- (1700) Медицина- (12668) Менеджмент- (24684) Механика- (15423) Науковедение- (506) Образование- (11852) Охрана труда- (3308) Педагогика- (5571) Полиграфия- (1312) Политика- (7869) Право- (5454) Приборостроение- (1369) Программирование- (2801) Производство- (97182) Промышленность- (8706) Психология- (18388) Религия- (3217) Связь- (10668) Сельское хозяйство- (299) Социология- (6455) Спорт- (42831) Строительство- (4793) Торговля- (5050) Транспорт- (2929) Туризм- (1568) Физика- (3942) Философия- (17015) Финансы- (26596) Химия- (22929) Экология- (12095) Экономика- (9961) Электроника- (8441) Электротехника- (4623) Энергетика- (12629) Юриспруденция- (1492) Ядерная техника- (1748) Arhitektura- (3434) Astronomiya- (809) Biologiya- (7483) Biotehnologii- (1457) Военни бизнесмен (14632) Висока technologies- (1363) Geografiya- (913) Geologiya- (1438) на държавата (451) Demografiya- ( 1065) Къща- (47672) журналистика и смирен (912) Izobretatelstvo- (14524) външен >(4268) Informatika- (17799) Iskusstvo- (1338) историята е (13644) Компютри- (11,121) Kosmetika- (55) Kulinariya- (373) културата е (8427) Lingvistika- (374) Literatura- (1642) маркетинг-(23702) математиците на (16968) Механична инженерно (1700) медицина-(12668) Management- (24684) Mehanika- (15423) Naukovedenie- (506) образователна (11852) truda- сигурност (3308) Pedagogika- (5571) Poligrafiya- (1312) Politika- (7869) Лево- (5454) Priborostroenie- (1369) Programmirovanie- (2801) производствено (97 182 ) индустрия- (8706) Psihologiya- (18388) Religiya- (3217) Svyaz (10668) Agriculture- (299) Sotsiologiya- (6455) на (42831) спортист строително (4793) Torgovlya- (5050) транспорт ( 2929) Turizm- (1568) физик (3942) Filosofiya- (17015) Finansy- (26596) химия (22929) Ekologiya- (12095) Ekonomika- (9961) Electronics- (8441) Elektrotehnika- (4623) Мощност инженерно ( 12629) Yurisprudentsiya- (1492) ядрена technics- (1748)

Adders




Суматори - клас KTSU извършващи аритметична операция на добавяне на две двоични п-битови числа. Adders са пълни и непълни. Почасова или полу-усойница усойница за случай на един-битово устройство - Раман устройство с два входа и два изхода, операция за добавяне на две едноцифрени числа според таблицата на истината 8.10, където A и B - номерът на единичен-битов вход, S N / cm. - Количеството на продукцията, и P п / ст. - Транспорт достъп до най-важния бит:

Таблица 8.10

входове Изходи
A Най- N S / cm. P N / cm.

Записите са на масата за S ЗРА п / ст променливи. Р и N / cm. Те имат формата

,

,

Първото уравнение на S N / cm. означава операция "XOR", а втората - за P N / cm. - Операция на конюнкция. Тъй като повечето от чипове са серия елементи "XOR", полу-разширител на веригата обикновено се синтезират на базата на това и на И елемент (фиг. 8.25, а).

Пълният ехидна като например един бит ustroysvta една извършва аритметична добавянето на две единични номера А и Б, като се вземе предвид прехвърлянето на P -1 LSB. Тя има три входа и два изхода. пълен един-битов ехидна работа дадена истина таблица 8.11:

Таблица 8.11

входове Изходи
A B P -1 S P

PDNF за S >P променливи един-битов пълен ехидна след поредица от преобразувания за самоличност, са както следва:

,

,

изразяване е не друг, а трансферната стойност на изходните стойности на п / ст половин ехидна S. и Р 1. Като се има предвид този факт, и анализиране на предизвиканото от логически уравнения, може да се заключи за осъществимостта на пълен усойница, използвайки две полу-ехидна и един или елемент. пълен един-битова схема ехидна е показано на фиг. 8.25, б, и ASB едноцифрени половин ехидна и ехидна на фиг. 8.25, и в ris.8.25 г.

Ris.8.25. Шофиране функционална едноцифрени половин разширител на елементите на "изключителното или" и conjunctors (А), пълен един-битов ехидна въз основа на две полу-ехидна (б), на ASB едноцифрени половин ехидна (в) и пълен ехидна (ж).

пълен ехидна верига може да бъде приложен и на клапаните в основата на елементарни функции на И-ИЛИ-НЕ. От истината маса един-битов пълен ехидна 8.11 Очевидно е, че изходният блок формира сумата от S и P на изхода на прехвърлянето - нула, ако едно от звената на входове A, B или F-1. В присъствието на две единици във всяка от трите входа на пълния ехидна, на изход S ще бъде нула, и на изхода P - единица. В присъствието на трите входа на логически дялове, двата изхода на разширители единици са налице. Когато нули на трите входа изхода също така да вземат нула състояние. Структура, прилага правилата и разпоредбите, описани в рамките на разширители 155 и 555 чипсет серия, е показана на Фиг. 8.26.



Фиг. 8.26. Функционална схема на един-битов пълен ехидна в база И-ИЛИ-НЕ.

В сумиране мулти-битови двоични числа се използва едно-цифрени разширители ги свързват в ясни структури, както е показано на ris.8.27. В тази схема, предава последователно трансфери чрез свързване на изхода за носене едноцифрени разширители младши се нарежда с пренасяне входове едноцифрени Adders MSBs. Вход трансфер едно малко разширител на LSB е заземен, което е еквивалентно на прилагането на логиката нула върху него. Този метод за увеличаване на бит е съвсем проста в изпълнение верига, но то има значителен недостатък - ниска скорост. Общото време на работа на всички схеми на ехидна ще бъде равно на времето за реакция на една ехидна, умножена по броя на цифрите. По този начин, за да се избегнат погрешни брой код четене на информация от устройството, е възможно само след определено време.

Фиг. 8.27. Шофиране функционален разширител с предаване сериен трансфер.

Suschestvet начин за организиране на структурата на мулти-битов ехидна един, който прехвърля всички бита се формира едновременно с входните кодове сгъваеми номера. Т.е. отмествания са предоставени на всички входове едновременно или, с други думи, паралелно. Следователно, тази структура е името на суматора с паралелно превод.

Изразът за прехвърлянето на MSB един битов пълен ехидна може да се трансформира в следния вид

Ние се въведе система за означаване и Когато г I - трансфер функция, з и - функция трансфер трансфер. след това

,

Като цяло, можем да напишем

,

където - Прехвърляне на LSB на предходната суматора, ако това е предвидено в структурата на цифрово устройство. в противен случай = 0. По този начин, стр аз сигнал може да бъде получена едновременно с появата на всички битове в I и I при входовете на разширители, без да се чака за трансфер до формиране на отделни части от един-битови пълни разширители. В случай на четири двуцифрени числа А и В могат да бъдат написани

,

,

,

За да се конструира четирицифрен разширител с паралелен превод трябва да бъде получено FAL р аз за всеки бит да се реализира в някаква основа, като NAND. Освен това, изходните сигнали р аз с всяка част от този комбинаторни верига трябва да бъде подадена към съответните входове Р -1 пълно единично-битови Adders. Пример за такава конструкция е показан на фиг. 8.28.

Фиг. 8.28. Шофиране функционална четирицифрен разширител с паралелен превод.

Фигурата показва, че дори четирицифрен тотализатор изисква доста сложно прехвърляне формация комбинация верига. Затова разширители верига с паралелно изместване интегрално осъществява обикновено, за да добавите номера на капацитета на не повече от четири бита. Ако е необходимо, прилагането на високи разширители на скоростта за добавяне на двоични числа от по-голям капацитет, използвайки два подхода. Първата е да се използват чипове с пълни разширители паралелен превод като основни елементи и ги обединява в една последователна цялостна структура. Adders, продавани под такава структура, наречени разширители с трансфер верига. Такава структура не може да има максимална скорост, но тя е лесна реализация схема дизайн. Вторият подход се основава на набор разширители чипове с паралелен превод. Но тяхната връзка в общата структура на базата на принципа на паралелен трансфер на предаване. В този случай, той изисква допълнителна комбинаторна верига, която изпълнява паралелно изместване между успоредните суматора. Adders с такава структура се наричат паралелно-успоредно. Те имат максимална скорост, но те изискват допълнителни разходи хардуер.

The ехидна е в основата на много вериги изпълнява аритметични операции върху двукомпонентни и BCD код. В допълнение към действителните сумиране Суматори се използват в множители. Размножаване в двоичен е подобен на размножаването на десетични числа - колона. Като пример, прилагането на трицифрени умножение колона две двоични числа:

Примерът показва, че умножението се изпълнява операции на сумиране и смяна. Има няколко метода за изграждане на множители. Най-прости в схема за прилагане на организация матрица на основата на суматора мултиплицирани показани в ris.8.29. Тази диаграма илюстрира конструкцията на трицифрено umnozhitelyalya положителните двоични числа. За формирането на трицифрени двоични числа на продукта е необходимо да се изчисли на три частични продукти. Моля, имайте предвид, че в двоичен аритметика е необходимо за извършване на умножение само цифрите от 0 и 1. По прилагането на единната-малко от правилата на аритметиката и логически умножения са едни и същи, а след това да се образува частично продукт да използвате логически елементи "2i".

Ris.8.29. Шофиране двоични матрица мултипликационен трицифрени положителни числа.

За да се образуват частични продукт, с изключение на умножение с една цифра, тя е длъжна да извърши смяна на ляво от броя на битовете, съответстващи на тегловия коефициент на изхвърлянето. Промяната може да бъде постигнато чрез проста връзка на съответните части от частични продукти до необходимите цифри от двоични разширители. Първият суматора добавя първата и втората частична продукт. Това LSB първите частни строителни работи, в съответствие с примера, не трябва да обобщим. Поради това се подава директно към изхода на множител. И другите две ранг първата частна продукта прилага към входове А на първия разширител с изместване на правото от една цифра. На свободния MSB вход на първия ехидна е достатъчно, за да подаде незначително нула (т.е., на земята, че вход). Вторият частично продукт се подава към вход Б на първия суматор, без отклонение. По същия начин сумиране се извършва една трета от частни работи. Единствената разлика е, че от най-важния бит входове на втория суматор пренасяне сигнал се подава от изхода на първия суматор. По този начин, промяната в модела на множителя на матрица се извършва чрез прехвърляне на едно битови частични продукти, и ги хранят с входовете на суматора на следните битове с номера, един по-малко.