КАТЕГОРИИ:


Астрономия- (809) Биология- (7483) Биотехнологии- (1457) Военное дело- (14632) Высокие технологии- (1363) География- (913) Геология- (1438) Государство- (451) Демография- (1065) Дом- (47672) Журналистика и СМИ- (912) Изобретательство- (14524) Иностранные языки- (4268) Информатика- (17799) Искусство- (1338) История- (13644) Компьютеры- (11121) Косметика- (55) Кулинария- (373) Культура- (8427) Лингвистика- (374) Литература- (1642) Маркетинг- (23702) Математика- (16968) Машиностроение- (1700) Медицина- (12668) Менеджмент- (24684) Механика- (15423) Науковедение- (506) Образование- (11852) Охрана труда- (3308) Педагогика- (5571) П Arhitektura- (3434) Astronomiya- (809) Biologiya- (7483) Biotehnologii- (1457) Военно дело (14632) Висока технологиите (1363) Geografiya- (913) Geologiya- (1438) на държавата (451) Demografiya- ( 1065) Къщи- (47672) журналистика и SMI- (912) Izobretatelstvo- (14524) на външните >(4268) Informatika- (17799) Iskusstvo- (1338) История- (13644) Компютри- (11121) Kosmetika- (55) Kulinariya- (373) култура (8427) Lingvistika- (374) Literatura- (1642) маркетинг-(23,702) Matematika- (16,968) инженерно (1700) медицина-(12,668) Management- (24,684) Mehanika- (15423) Naukovedenie- (506) образование-(11,852) защита truda- (3308) Pedagogika- (5571) п Политика- (7869) Право- (5454) Приборостроение- (1369) Программирование- (2801) Производство- (97182) Промышленность- (8706) Психология- (18388) Религия- (3217) Связь- (10668) Сельское хозяйство- (299) Социология- (6455) Спорт- (42831) Строительство- (4793) Торговля- (5050) Транспорт- (2929) Туризм- (1568) Физика- (3942) Философия- (17015) Финансы- (26596) Химия- (22929) Экология- (12095) Экономика- (9961) Электроника- (8441) Электротехника- (4623) Энергетика- (12629) Юриспруденция- (1492) Ядерная техника- (1748) oligrafiya- (1312) Politika- (7869) Лево- (5454) Priborostroenie- (1369) Programmirovanie- (2801) производствено (97182) от промишлеността (8706) Psihologiya- (18,388) Religiya- (3217) с комуникацията (10668) Agriculture- (299) Sotsiologiya- (6455) спортно-(42,831) Изграждане, (4793) Torgovlya- (5050) превозът (2929) Turizm- (1568) физик (3942) Filosofiya- (17015) Finansy- (26596 ) химия (22929) Ekologiya- (12095) Ekonomika- (9961) Telephones- (8441) Elektrotehnika- (4623) Мощност инженерно (12629) Yurisprudentsiya- (1492) ядрена technics- (1748)

Декодери и енкодери




Типични KTSU.

Всеки KTSU и логична част от цифровия измервателния уред по принцип може да се осъществява чрез използване на комбинаторни чипове с ниска степен на интеграция. Въпреки това, при проектиране на цифрови устройства, възли съществува клас широко използван модел KTSU със стандартните функции за които вече се прилагат под формата на интегрални схеми. Тези чипове са чипове средна степен на интеграция, както и във връзка с ниската степен на интеграция чипове се използват при изпълнението на по-сложни функции в цифрови схеми на измервателни уреди. Ние сега разгледаме типичните комбинаторни устройства.

Декодер - устройство за превръщане на двоичен логика-он-напрежение (логическа нула) на изхода, броят на които съвпада със стойността на двоичния код входа. С други думи, декодер преобразува двоичен код в единична. Това се нарича единна код, в която единицата присъства в само един разряд, а останалите - нула. Когато п входове на пълно декодера 2 има т = п изхода, т.е. за всяка комбинация от входни сигнали има съответен изход. Декодера, в които броят на изхода е по-малко от 2 п, наречена непълна, когато N входове. Друго име декодер - декодер. Често броя на входовете и изходите на декодера формулира запис "на п към м». Операционната принципа на пълната три-битов декодер, помислете примера на своята истина маса (Таблица 8.4). Обикновено, изходите на декодера се извършва в обратен видео. В скобите в таблицата за този случай са дадени обърнати стойности на изходни функции.

Таблица 8.4

входове изходи
X 3 X 2 X 1
0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 1 (0)
0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 1 (0) 0 (1)
0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 1 (0) 0 (1) 0 (1)
0 (1) 0 (1) 0 (1) 0 (1) 1 (0) 0 (1) 0 (1) 0 (1)
0 (1) 0 (1) 0 (1) 1 (0) 0 (1) 0 (1) 0 (1) 0 (1)
0 (1) 0 (1) 1 (0) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1)
0 (1) 1 (0) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1)
1 (0) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1) 0 (1)

Съответният истина Таблицата FAL преки и обърнати стойности на изходни функции съответно имат формата



,

Функционална схема на трицифрен декодер синтезиран въз основа на получените стойности Фал изправяне изходни функции, показани на фиг. 8.7, и като за обратна - Фиг. 8.7 б.

Условно графична нотация "3 8" декодер във функционалните и електрически схеми верига, показани в ris.8.8. Често наименованията за входове и изходи в допълнително поле ASB чип сложи или претегляне коефициенти, съответстващи битов номер системи. Т.е. три двоични входове на декодер като претегляне ще бъдат маркирани "1", "2" и "4", и за седем единна код О -. съответните битове коефициенти знак корен "0", "1", ..., "7"

Фиг. 8.7. Функционална схема на трицифрен декодер с прави линии (а) и обратни (б) изходи.

Фиг. 8.8. Конвенционални декодер графичен символ "3 8" на функция (а) и (б) основните схеми.

Като цяло, логически уравнения за напред и обратни стойности на изходните променливи на декодера върху п входове имат формата

......... .........

,

Построена на производните формули декодери използване п елементи -vhodovyh И или ИЛИ се наричат линейна. Сред предимствата на линейни декодери включва високоскоростен като входни променливи подават към всички елементи едновременно. В същото време, без допълнително забавяне се формира и резултатът на изхода на тези елементи. При сегашните чипове на и и НОР, броят на записите е ограничена до обикновено осем. Следователно реализуема капацитет е ограничен, и техните декодери въз основа на линеен, което е недостатък.

Този дефицит лишени пирамидални декодери или, както ги наричат, многостепенен. Принципът на изграждане на тези декодери е да се прилага само за две входни елементи. Първо, изграждане на линеен декодер на първия етап на двуцифрени числа X 1, X 2 dvuhvhodvyh на четири и врати, както е показано на фигура 8.9. След това тези елементи се събират и съюзи променлива X 3 в напред и обратни видове, образуващи втория етап декодер. Увеличаването по този начин структурата може да се изгради пирамидална декодер за произволен брой входове. За тази цел, всеки следващ етап трябва да съдържа два пъти броя на две входни елементи в сравнение с предишния. Общ брой стъпки трябва да бъде една по-малко от ширината на малко на двоичен код вход.

За пирамидална п-битови думи декодери изисква повече от две входни порти логика, отколкото за линейни декодери същото малко п -vhodovyh. Все пак трябва да се има предвид, че броят на логически елементи, подредени в един пакет IC, се определя главно от необходимия брой щифт. Следователно е възможно да се организира по-голям брой на две входни елементи в един пакет IC от trehvhodovyh, chetyrehvhodovyh т.н. И по този начин, пирамидалната структура на декодера в зависимост от броя на IP черупки може да е по-предпочитан от линейна. Това вече е вярно за декодера "4 в 16". За линейна схема ще трябва да използвате шестнайсетте елементи chetyrehvhodovyh I. Като се има предвид, че един чип съдържа две chetyrehvhodovyh елемент и общият брой на чипове са направили осем парчета. За пирамидална структура ще изисква 4 + 8 + 16 = 28 два входа елемент I. Тъй като стружките в един корпус съдържа четири две вход елемент, след това общият брой на органи в този случай е 7 парчета.

Фиг. 8.9. "3 8" Функционална схема на декодер пирамидална.

По-нататъшното развитие на декодер пирамидална е декодер матрица. В структурата на матричен декодер вход двоичен код е разделена на две групи пит бита. И двата кодове се интерпретират от две независими групи от декодери. Веригите изход на тези декодери са комбинирани в матрица от измерение п х m, например, както е показано на ris.8.10. Пресечните точки на редове и колони на матрицата са определени единици съвпадение верига (два входа и врати), образуване на единна изход дължина кодова дума унитарни кодове от декодираните съответните групи от битове п и т. Ако декодери използвани със същия брой битове п = М, и елементите на матрица е квадратна, в противен случай - правоъгълна.

Ris.8.10. Функционална схема на декодер за матрица "4 до 16".

Съществуващите входове декодери чип с данни, с изключение на доставка на двоичен код, обикновено са за контрол позволи вход E - даде възможност (активиране). Когато се прилага към активното декодера ниво на входния сигнал работи в съответствие с обсъжданите правила. Когато се прилага на нивото на пасивна входния сигнал, логически нули са разположени на всички изходи на декодера. Този вход позволява да се увеличи малко deshifriruemogo код чрез включване на множество устройства в една структура каскада. В примера, показан ris.8.11 декодери каскадни "от 2 до 4" в структурата "от 4 до 16". Когато логическа нула на освобождаване Х4 чрез инвертор да даде възможност вход Е на декодера се подава горната логическа единица се образува в резултат на една гореща декодер на изхода на горната Y 0 ... Y 7. При по-ниски вход Е на декодера към момента логиката нула, което съответства на нулите на изхода на декодера. При прилагане на логика-он в кода за освобождаване декодиране X 4 X 1, X 2, X 3 се извършва по-ниска декодер и логическите нули са монтирани на горния изход. В резултат на образуване на изхвърлянето 8 ... Y Y 15 изход единна код.

Ris.8.11. Функционална схема декодери каскаден "от 3 до 8" в структурата "от 4 до 16".

Шифроването изпълнява обратна проблем на този, който работи декодери: появата на логика он (логика нула) в даден вход на входа m води до съответната кодова дума в п изходи. Както и декодери, енкодери са пълни и непълни. Броят на резултата от командата се определя като , Като цяло, броят на входовете и изходите на записа декодер формулиран "от м н». Работа vosmivhodovogo пълна енкодер с директни входове и изходи се определя от масата за истина (Таблица 8.5).

Таблица 8.5

входове изходи
X 7 X 6 X 5 X 4 X 3 X 2 X 1 X 0 Y 3 Y 2 Y 1

Въз основа на таблицата на истината може да се запише да насочи FAL стойности на входните и изходните променливи, както и с помощта на операции равностойност собственост и и или на пряка и обратна логика (рекорд еквивалентно да напишат ) За обратни стойности на входните и изходните променливи:

,

Синтезиран въз основа на по-горе логически уравнения енкодер схема за преки и обратни входове и изходи е показан в ris.8.12.

Ris.8.12. Функционална схема на кодер "8 3" с прави линии (А) и обратен (б) на входа и изхода.

Условно графична нотация енкодер "8 3" във функционалните и електрически схеми верига, показани в ris.8.13.

Фиг. 8.13. Конвенционални графичен енкодер символ "8 3" на функционални (а) и основен (б) схеми.

Съществуващите чип енкодери работят на малко по-различен принцип от определения в таблицата 8.5. Тази таблица е дефинирано ситуация, в която мотрисите се подава към входовете на енкодери. Например, ако е показано на фигура 8.12, и верига файл енкодер логически единици към входовете на X 4 и X 2 едновременно, логическият блок появяват на изхода Y 3 и Y 2. Такава кодова дума на изхода е нарушаването на енкодер, защото той определя като захранващият блок на X вход 6, което не е вярно. В реално чипове реализира т.нар приоритет енкодер. В такъв енкодер осигурява едновременно доставка на активни нива на сигнала на няколко входа едновременно. Освен това, образуван при изходите на двоичен вход кода с максимален брой, който се обслужва от нивото на активния сигнал. енкодери чипове имат и допълнителни изводи, което позволява да се изгради единна битова криптирана код от каскадни няколко устройства. Като пример, чип приоритет енкодер K555IV1 условно графично символ, който се съдържа в ris.8.14, както е определено от истината маса логика 8.6. Кръстовете в таблицата показва стойността на несигурност, която може да бъде както равен на една и нула.

Ris.8.14. Условно графично нотация енкодер K555IV1.

Таблица 8.6

входове изходи
х х х х х х х х
х
х х
х х х
х х х х
х х х х х
х х х х х х
х х х х х х х

Всички пристанищни щифтове K555IV1 обърнати. В допълнение към информационни центрове, устройството също има контролни изхода , и , заключение Тя изпълнява функцията на резолюцията вход, - освобождаване и прехвърляне - подаване на характеристиката на изходния сигнал. Когато логика един на входа работа на чипа е забранено и всичките пет изходни вериги за създаване на логическа единица. Резолюция чип работа е логиката нула на входа , на изхода формиране на логическа нула, ако поне един от входовете за данни чип работи активно логическа нула. Ако всички входове Настоящото пасивен изход логика единица Тя определя логическа единица се посочва липсата на излагане на входовете , В предаването на изходното когато всички входове единици и позволява нула на входа логическа нула е зададен, което показва, че декодирането може, но активен сигнал единна входен код се доставя на другата група освобождаване чип. Пример K555IV1 чипове каскадно за синтезиране енкодер "16 4" е показан на ris.8.15.

Ris.8.15. Пример каскадни K555IV1 чип за синтез приоритет енкодер "16 4"

Двоичен код извежда Y 1 ... Y 4 в тази схема са прави. Ако логиката нула се прилага към един от входовете , На изхода на вериги DD 3 ще изравни Y 1, Y 2, Y 3 директен изход код, на изхода DD 1 - логическа нула, определяне разряд Y 4 директен изход код. Ако логиката нула се подава към един вход , Изходът на логическо устройство забрани експлоатацията вериги DD 1 и изходите DD Набор 3 бита Y 1, Y 2, Y 3 директен изход код. Y за изпразване 4 също установено логическа единица. изход с DD чип 1 в такава схема ще има смисъл да насочи продукцията доставя активното входния сигнал към най-малко един от входовете или изходите на прехвърлянето обратната.

Енкодери се използват за изграждане на входа на първичните информационни устройства - клавиатури. Това изисква активни нива на сигнала образуват единен вход код с помощта на клавишите със бутони на клавиатурата. Подобно ustroaystva може да се осъществява чрез използване на информационни изходни декодери, като индикатори или изпълнителни механизми. Фиг. 8.16 показва пример изграждане на линеен матрица и клавиатури 8 и 64 ключовете, съответно.

Ris.8.16. Пример изпълнение въз основа на линеен клавиатура енкодер (а) и матрица клавиатура базирани CODEC (б).

В схема ris.8.16 и входния логиката нула се формира чрез натискане на съответните бутони и приноса към потенциалния общ проводник верига нула. При липса на въздействие върху входните потенциали бутон енкодер чрез резистори R1-R ... 8 дръпна към захранващото напрежение, т.е. логическите нива са пасивни елементи. Sootvtetstvuyuschy двоичен код брой на бутона натиснат от изхода на енкодер влиза в цифровата част от веригата на измервателното устройство за последваща обработка. Индикация, че поне един от бутоните е натиснат, активно ниво на сигнала е "натиснат" генерира изходен G чип енкодер. Този сигнал може да бъде цифрова команда устройство, което е свързано с клавиатурата, фактът, че тя започна код бутон е натиснат четене. Такъв сигнал може да бъде подаден, например, на прекъсване линия на микропроцесорната система (около прекъсва в микропроцесорни системи ще бъдат обсъдени в глава 12).

Linear клавиатура има ограничения за броя на бутоните, определен от енкодер малко. Тъй като много от съвременните измервателни устройства имат функционалността и могат да изискват голям брой контролирани органи, линейна организация в този случай не може да бъде достатъчно. Когато е необходимо да се образуват клавиатура с много ключове, структурно и схема е оптимална организация матрица, пример за което е показано на ris.8.16 б. В такава схема бутони на SA 1 ... SA 64 са посочени в пресечните точки на редове и колони на правоъгълна матрица с размери 8х8. Анкета бутони, като ги сканирате в матрица. Цифрово устройство генерира двоичен код, който се превръща DD 2 декодер (декодер във веригата е показано в огледален образ, т.е. нейните входове в ASB показани отдясно, и извежда отляво) в единична обратен код, което води до избраната колона на матрицата придобива потенциал логическо ниво нула. Това е еквивалентно на връзката към земята на един от контактите на бутони SA 1, SA ... 8 ris.8.16 схема, както добре. Освен това, ако се натисне избрана колона, на изхода на енкодер DD 1 формирал своя двоичен код, и сигналът става активен "бутон е натиснат." В противен случай на сигнал "ключ депресиран" ще има пасивен ниво. С редовни интервали цифрово устройство ще промени двоичен код се активира колона на матрицата, което води до циклично проведе проучване на всички колони. По този начин, двоичен активирана колона е изход за цифрово устройство, към която е свързана тази клавиатура, и бутон за кодови номера в колона - вход. При тази организация от цифровите устройството изисква той непрекъснато анкети клавиатурата, за да образуват двоичен колона до колона декодер. Често такова устройство е цифрова микропроцесорна система. Възложените му задачи и формират едно постоянно редуване на колони от кода на матрица го кара да се зареждат от този процес, което намалява ефективността на системата. Следователно, за разтоварване на схемата микропроцесорната система, използвана в устройството за клавиатура автономно генерира променлив и колони на кодовете за матрица. Такова устройство е брояч DD 3, входовете на който е снабден с поредица от импулси на импулсен генератор GN на. Връзката брояч верига с входовете на дешифратора показани с пунктирни линии. Подробности за гишетата ще бъдат обсъдени в глава 9. По принцип, на гишето извежда двоичен код за броя на импулсите, получени при неговото въвеждане. По този начин, чете брояч изхода постоянно ще нараства с един, което би довело до активиране на съседни колони в матрицата. Същият код ще влезе в цифров устройството има като въведете код за идентифициране на техния брой активни колона на матрицата. Един признак, че най-малко един бутон е натиснат, продукцията ще бъде присъствието на "натиснат" активно ниво на сигнала, което е цифрово устройство за командни кодове за номерата на колоните, чете и бутона натиснат в колоната.