КАТЕГОРИЯ:


Астрономия- (809) Биология- (7483) Биотехнологии- (1457) Военное дело- (14632) Высокие технологии- (1363) География- (913) Геология- (1438) Государство- (451) Демография- (1065) Дом- (47672) Журналистика и СМИ- (912) Изобретательство- (14524) Иностранные языки- (4268) Информатика- (17799) Искусство- (1338) История- (13644) Компьютеры- (11121) Косметика- (55) Кулинария- (373) Культура- (8427) Лингвистика- (374) Литература- (1642) Маркетинг- (23702) Математика- (16968) Машиностроение- (1700) Медицина- (12668) Менеджмент- (24684) Механика- (15423) Науковедение- (506) Образование- (11852) Охрана труда- (3308) Педагогика- (5571) Полиграфия- (1312) Политика- (7869) Право- (5454) Приборостроение- (1369) Программирование- (2801) Производство- (97182) Промышленность- (8706) Психология- (18388) Религия- (3217) Связь- (10668) Сельское хозяйство- (299) Социология- (6455) Спорт- (42831) Строительство- (4793) Торговля- (5050) Транспорт- (2929) Туризм- (1568) Физика- (3942) Философия- (17015) Финансы- (26596) Химия- (22929) Экология- (12095) Экономика- (9961) Электроника- (8441) Электротехника- (4623) Энергетика- (12629) Юриспруденция- (1492) Ядерная техника- (1748) Arhitektura- (3434) Astronomiya- (809) Biologiya- (7483) Biotehnologii- (1457) Военни бизнесмен (14632) Висока technologies- (1363) Geografiya- (913) Geologiya- (1438) на държавата (451) Demografiya- ( 1065) Къща- (47672) журналистика и смирен (912) Izobretatelstvo- (14524) външен >(4268) Informatika- (17799) Iskusstvo- (1338) историята е (13644) Компютри- (11,121) Kosmetika- (55) Kulinariya- (373) културата е (8427) Lingvistika- (374) Literatura- (1642) маркетинг-(23702) математиците на (16968) Механична инженерно (1700) медицина-(12668) Management- (24684) Mehanika- (15423) Naukovedenie- (506) образователна (11852) truda- сигурност (3308) Pedagogika- (5571) Poligrafiya- (1312) Politika- (7869) Лево- (5454) Priborostroenie- (1369) Programmirovanie- (2801) производствено (97 182 ) индустрия- (8706) Psihologiya- (18388) Religiya- (3217) Svyaz (10668) Agriculture- (299) Sotsiologiya- (6455) на (42831) спортист строително (4793) Torgovlya- (5050) транспорт ( 2929) Turizm- (1568) физик (3942) Filosofiya- (17015) Finansy- (26596) химия (22929) Ekologiya- (12095) Ekonomika- (9961) Electronics- (8441) Elektrotehnika- (4623) Мощност инженерно ( 12629) Yurisprudentsiya- (1492) ядрена technics- (1748)

Чипове комбинация тип ниска степен на интеграция и тяхното приложение в синтеза на KTSU




Под комбинаторни цифрови устройства (KTSU) се отнася за цифрово устройство предоставяне н преобразуване агрегат входните цифрови сигнали в изхода м. KTSU основна характеристика е, че състоянието на неговия изходен сигнал в даден момент определя от състоянието на входните сигнали в същото време. С други думи, KTSU "не помни" предисторията на получаване на сигнали на входа. логика на цифров предавател може да бъде изградена на базата на KTSU. Правила KTSU операция направена, за да настроите истина маса ги изпълнява FAL, които показват възможни комбинации на входа (входни променливи FAL) и съответните стойности изходни (стойностите FAL). Оттам идва и името - "комбинация" на устройството или веригата.

Изпълнение KTSU включва избор на специфични логически елементи на даден набор и свързването им в единна структура, така че да се защити цифров изходен сигнал зависи от входа. За тази цел, има широк спектър на интегрални схеми, като например комбинация от ниска степен на интеграция, са в основата на елемента основата на цифровата електроника. Тези чипове изпълняват основните функции на превключване (Таблица 8.2), базирани на основните логически елементи на съответните технологии. Някои чипове имат нестандартна технология за своите електрически параметри съвпадат или буферни елементи. Когато изберете конкретен чип трябва да се ръководи продаде своята логическа функция, скорост, товароподемност и възможност за съвместимост на електрическите характеристики на входните и изходните сигнали с други елементи верига.

Фиг. 8.5 показва примери на конвенционални графични символи на някакъв вид комбинирани чипове, интегриращи малка степен TTL (STTL) и CMOS серия. чип функция в ASB е даден символ, съответстващ на логическата операция и маркиране - съкращение, последвано от поредица от числа. Например, функцията на NAND съответства съкращението "LA" в маркирането на чипа. Ако чипа има настройките по подразбиране за вашата серия, тя не е придружена от ASB допълнителна функция. Така чип K155LA2 и K155LA3 и техните аналози са стандартните параметри в своята серия и изпълняват функция NAND. Първият от тях съдържа член едно тяло и един vosmivhodovy описано структурна запис 8I-NO, а вторият - четири на два входа елемент запис 4-2I вътрешна структура NOR. Ако чипа е с висока товароносимост в сравнение с типичните стойности за тази серия в своята ASB поставена икона " "Например, както е показано за LA6 чипове.



Фиг. 8.5. Примери за вида на комбинация от малък мащаб чипове интеграция.

Често изходите на чипове работят на схема с отворен колектор (с отворен код за CMOS интегрални схеми), както е видно от нотация " "ASB в близост до съответните изходи. Това ви позволява да настроите изходното напрежение на логическа единица, която се различава от стойностите по подразбиране с помощта на така наречените външни гостилница резистор или други вериги, свържете изхода на тези чипове да доставят необходимото ниво на напрежение. Избор на номинална устойчивост гостилница резистор трябва да предостави изходния ток логика нула елемент не превишава допустимата стойност. Това споразумение също така позволява на изходите да се свързват с натоварването на чип, контролира текущата логика нула, например, светодиоди инструменти или релета без допълнителни етапи за съвпадение с достатъчен капацитет на натоварване на веригата (например, K155LA18 чип).

От специално внимание е класа на вериги, чиито изходи са способни да поемат пасивен трета Z-държавна, или както я наричат, висок импеданс състояние. Това състояние се характеризира с висок импеданс, благодарение на което те са, както са били изключени от схемата на информационния поток. Това споразумение е необходимо, когато изходите на чипове са включени в общата верига, или автобуса, заедно с подобни резултати на други устройства. Това предотвратява едновременното емитиране в случаите, общо няколко платки чипове на различни стойности, като различни нива на напрежение. Това се постига чрез пренасочване на изхода неактивните лица по всяко време чип в състояние на висок импеданс. Индикация за наличието на такова състояние е символ на " "Или буквата« Z »в съответните изходните вериги или групи от игли. Пример за чипсет с Z -държава са вериги LA17 и LA19. За контрол на изхода на тези чипове могат да обслужват специален контрол чип вход селекция E (позволи) с активна нулево ниво. Когато се прилага към този вход логика един напреженови изхода отиват в състояние на висок импеданс, а изходите са активни по логика нула захранващо напрежение.

Има много чипове, подобни на тези, счита, но изпълняващи функции AND, OR, NOR. Етикетирането на тези чипове присъства наименование "DO", "LL" и "LE", съответно. Като пример, K155LE3 чип, който съдържа две chetyrehvhodovyh NOR елемент. В допълнение, всеки вход е интегрирана верига конюнкция със специален вход, изпълняващо функцията за синхронизация (щифтове 11 и 3 чипа). По този начин, както и функциите на NOR на входните сигнали е възможно само ако на входа часовник е в логиката на едно ниво представляват.

В изграждането на цифрови схеми се използват чипове, съдържащи в една кутия елементи, които позволяват осъзнават FAL начала И-ИЛИ-НЕ. Пример за това е чип LR4 реализиране функцията 2-4I-NOR. Структурните елементи ASB чип открояват, извършване на определени функции, като отделни правоъгълници. Функцията, изпълнявана от този чип, може да бъде определена с формулата ,

Като мощен инвертор с Z -държава може да предизвика чип K155LN6. За да се контролира изходите на две равноправни държави входове E контрол са предвидени по-чип, комбиниран логическа връзка. При прилагането на най-малко един от входовете на логическа единица, всички шест изхода на чипа отиват в високо държавно импеданс. Когато се прилага към двата входа Е на логическите нули, резултатите остават активни.

Чипове LP8 са четири ретранслатори с висока товароносимост и възможност за независим превод на всеки от изходите в състояние на висок импеданс. Изходът е активен, когато специфичен ретранслатор логика нула при неговото въвеждане E. Когато логическа единица на входа Е, изходът на съответната става Z-членки.

Буферни елементи служат за да се позволи обмен на информация между отделните възли между цифрова схема и на цялата верига и външните устройства. Като пример, един чип KR531AP2 представляваща четири двойки мощен ретранслатор отворен колектор. Чип режими на работа за управление на входа EA и ИБ. Освен това, резултатите от 1 ... 4 ° С са двупосочни, както е посочено със символа " "ASB в чипа, т.е. те могат да служат като суровини, така и на изхода. Управляваща логика е както следва: Когато ЕА = 0 и U = 1 информация от входовете А 1 ... A 4 се прехвърля към изходите 1 ... 4 ° С; когато EA = 1 и U = 0 Output с 1 ... От 4 до подпише във функцията и информацията се прехвърля към изходите от тях в 1 ... B 4; когато EA = 1 и U = 1 изходи в 1 ... B 4 и С 1 ... C 4 пас в състояние на висок импеданс. Едновременно доставка на ЕА на входа и ЕБ логически нули не е позволено. Като пример на друг елемент на буфера може да бъде намалена широко използвани K555AP6 чипове и KR1533AP6 представляващи осем мощни двупосочни буфери, управляващи входове Е и Т. В E = 0 буферни терминали A 1 ... А 8 и Б 1 ... B 8 са включени, с E = 1, всички констатации буфери са в високо съпротивление състояние. Вход T определя посоката на трансфера: когато T = 1, А е А 1 ... 8 са входове, както и заключенията в 1 ... Най-8 - изход; при T = 0 - напротив, информацията ще бъде предадена на терминалите IN 1 ... 8 В заключенията на 1 ... A 8.

При избора на цифрови интегрални схеми е необходимо да се разгледа възможността за хармонизиране на енергийните нива на входните и изходните сигнали. Един метод за съвпадение изход TTL ниво CMOS вход е селекция от тип чип TTL отворен колектор. За образуване на изхода на чипа ниво CMOS е свързан с източника на необходимото ниво на напрежение чрез гостилница резистори. Там са специално предназначени за тези цели, подравняването на чипа. Чипове и K561PU4 KR1561PU, като ретранслатори позволяват да представят своите материали за влагане сигнали изход от чипа CMOS, и изходи, свързани с вида на чипове TTL. По този начин, тези устройства са конвертори ниво в CMOS TTL. K561PU8 чип извършва преобразуването на обратна, т.е. нива TTL към CMOS новопокръстените. 564PU6 чип превръща нива TTL да CMOS, и нейните резултати могат да бъдат независимо превърнати в висок импеданс състояние на входовете за контрол Д. Когато E = 1, съответният изход е активен, и най-E = 0 - отива в състояние на висок импеданс. Трябва да се отбележи, че много инвертори ниво чип имат терминали за свързване на два източника на енергия. първият източник на енергия е източник с напрежение от 5 V, който осигурява захранването на каскада схема с TTL схеми. Захранващо напрежение CMOS ниво верига конвертор чип е избран същите като яденето на останалата част от цифровия устройство CMOS чип, и то може да има стойност от 5 до 15 V.

При използване на цифрови измервателни уреди, с шумни шумни входни сигнали, или образуването на нива логика напрежение на аналогов сигнал с пътя, използвани логически елементи хистерезис преходно отговор, наречен Шмит задейства. Когато гладка промяна от Шмит тригер входния сигнал е рязка промяна в продукцията, и праговете по време на прехода от нула до един и от различни звена на нула. Това елиминира ефекта на отпадане, който се състои в фалшиво превключване елемент с входно напрежение като ниво, близко до прага, или когато нивото на смущения, амплитуда модулиране на амплитудата на входния сигнал на нивото на прага. Знакът разполага с Шмит тригер символ " "ASB чипа. Пример за това е чип TL3 включващ четири две вход NAND Шмит тригер с функцията.

Тези характеристики, символи и функции не са уникални за малка степен на интеграция на интегрални схеми и техните индивидуални констатации и отразяват функционалността на цифров чип като цяло. В предишната глава бе обсъден вериги основни порти логика TTL и CMOS серия, както и на основните параметри. От гледна точка на схеми, включени в чиповете на TTL и видовете CMOS STTL имат свои собствени характеристики. За повечето от тези чипове се характеризира с общо правило захранването: захранващото напрежение се подава към изхода с максималния брой, а общата жицата - да сключи с няколко пъти по-малко.

В случаите, когато част от входния елемент остава неизползван за неизползваните входове на тези елементи е необходимо да се предоставят на логическите нула или логически единици, в зависимост от логиката на операцията. Подаване на логиката нула при входовете на чип се считат за еквивалентни на поредицата, свързваща ги със земята. За да достави логика един от типа на входа верига TTL 155 серия е достатъчно, за да ги остави без връзка. Входове чипове тип STTL (555, 531, 1533 серия), и тип CMOS (561, 1561, 564 серия) може да бъде оставен без връзка. За да достави логика един от входовете на чипове 155 и 531 серии, можете да ги свържете към захранване на 5 V през резистор 1 к (може да се комбинира няколко входове свързани чрез резистор). Входове чипове 555 и 1533 серия, както и CMOS схеми (561, 1561, 564 серия) могат да бъдат свързани директно към електрическата мрежа. Можете да комбинирате чиповете с неизползвани вложените суровини. Но трябва да се има в предвид, че логиката нула входни токове комбинирани входове се издигат, увеличаване на тежестта на източника на по-чип. консумация на ток на чипа също се увеличава, което входове са комбинирани. При проектирането на цифрови устройства, които трябва да се обърне внимание на факта, че входовете на чипове по време на работа не остават несвързани. Например, когато бутона източник на превключване сигнал или ключа, когато контакта им е като във въздуха. Това намалява имунитета шум на елемента и може да доведе до фалшиво положителни. В този случай, този вход трябва да бъде свързан чрез резистор към веригата за захранване или общия проводник, в зависимост от операцията по логика.

Примерни схеми представляват само малък обем на цялата елементна база номенклатура. На практика, много по-голям брой чипове, обхвата непрекъснато се разраства. Тези чипове са основните елементи в изграждането на сложна комбинация от цифрови устройства. В процеса на проектиране на всяко устройство трябва да изпълни редица действия, които могат да бъдат отнесени към проблема на синтез.

Синтез KTSU включва изграждането на структурната схема на устройството, т.е. определяне на състава на необходимите логически елементи и връзки между тях, които осигуряват цифрово преобразуване на входните сигнали към изходния съгласно посочените условия на устройството. По време на синтеза част на цифров измервателен уред обикновено това означава да не се нуждаят само техническото изпълнение с помощта на елементна база, но също така и за свеждане до минимум на разходите за изпълнение на хардуер. И минимизиране намалява намиране минимум на структурна формула като PDNF, което е представено в основата И-ИЛИ-НЕ, и превръщането на тази формула с минималната основа (като NAND) с цел намаляване на вида на чипа. Това се постига чрез трансформации за самоличност и законите на алгебра на логиката. Помислете за синтез KTSU един изход. синтез последователност трябва да бъде разделена на няколко етапа:

- Условия за влизане KTSU функционира като таблица истината;

- Запис PDNF на истината маса;

- Минимизиране PDNF в MDNF;

- Преобразуване MDNF чрез закони и идентичности на алгебра на логиката в дадена база, обикновено NAND, NOR;

- Изготвяне на структурна схема KTSU, т.е. изображение желания логически елементи и връзки между тях;

- Изпълнение на блок-схема на чип компоненти.

KTSU илюстрира пример за синтеза на елементите И-НЕ, за да изпълни всеки логическа функция дадена истина таблица (Таблица 8.3).

Таблица 8.3.

J D C B A F

Изготвен от масата на истината изглежда PDNF

,

След извършване на процеса на техники за минимизиране, обсъдени по-горе, ние получаваме MDNF

,

За да отидете на определена база, и не поставя двата знака от дясната страна на формулата за обръщане и го прилага по отношение на върховенството на де Морган. Резултатът е структурна формула, както следва

,

От този израз е ясно, че за тази KTSU трябва да обърнете входни променливи А и С, както и експлоатацията на променливата не-D и обърнати променлива В резултат на което също се съчетаят работа NAND с обърнати променливата , Т.е. за синтез устройства изискват две инвертори и два на два входа и-НЕ. Въпреки това, чип-вход и-НЕ елементи включват четири един корпус, като елемент (например, неговите аналози и K555LA3 чип). Т.е. два и-NO елемент трябва да остане неизползван. В този случай ще трябва да изберете друг чип, тялото, включваща в своята шест инвертори (например KR1533LN10 чип), като се използва, тъй като само две инвертор. Очевидно е, че това изпълнение не е оптимално, и можете да направите чип жилища само един K555LA3. Две от най-И-НЕ вериги позволи това според структурната формула, получена, и включва два инверторни режим чрез комбиниране на техните входове. Електрическа схема диаграма на синтезирания въз основа на предварително определен условия KTSU показано на фиг. 8.6.

Фиг. 8.6. Пример на електрическа концепция KTSU, чиято работа поставя на масата 8.3.

На практика KTSU широко използван с няколко изхода. При проектирането на такива устройства могат да използват синтез апарат обсъдено по-рано, ако присъства в изделието, както е определен със съответния номер на споделени ресурси KTSU.